Makefile
多文件编译
在我们实际开发过程中,是不可能编译单一文件的,有很多源文件需要一起编译。例如现在在一个项目文件夹中有四个 .c 文件 test1.c test2.c test3.c test4.c 四个 .h 文件 test1.h test2.h test3.h test4.h 我们希望生成一个test可执行文件这时我们的Makefile可以写为
gcc test1.o test2.o test3.o test4.o -o test
test1.o:test1.c
gcc -c test1.c -o test1.o
test2.o:test2.c
gcc -c test2.c -o test2.o
test3.o:test3.c
gcc -c test3.c -o test3.o
test3.o:test3.c
gcc -c test3.c -o test3.o
.PHONY:
clearall:
rm -rf test1.o test2.o test3.o test4.o test
clear:
rm -rf test1.o test2.o test3.o test4.o
变量替换
变量 = 替换 += 追加 := 常量恒等于 例如在刚才的demo中,可以替换为,类似于C语言中的宏定义
TAR = test;
OBJ = test1.o test2.o test3.o test4.o;
CC := gcc
//引用的时候需要用$符号
$(CC) $(OBJ) -o $(TAR)
test1.o:test1.c
$(CC) -c test1.c -o test1.o
test2.o:test2.c
$(CC) -c test2.c -o test2.o
test3.o:test3.c
$(CC) -c test3.c -o test3.o
test3.o:test3.c
$(CC) -c test3.c -o test3.o
.PHONY:
clearall:
rm -rf $(OBJ) $(TAR)
clear:
rm -rf $(OBJ)
隐含规则
%.c %.o //任意的 .c或者 .o
*.c *.o //所有的 .c或者 .o
因为许多大型工程源文件数太多了,这样写Makefile太过于麻烦,因此会使用这些隐含规则来代替。
库的调用
//例如在项目中如果需要解压jpg图片,或者使用线程相关函数,就需要在编译的时候调用相关的库
//LIBS 保存的是工程中所有需要用到的库及库的搜索路径
LIBS := -L /opt/arm_libs/lib -ljpeg -lpthread -std=c99
//INCS 保存的是工程中所有需要用到的头文件的搜索路径
INCS := -I /opt/arm_libs/include
本文章仅用于学习记录,如有不足会后续改正!!!
|