[嵌入式]2022年数字IC题目（简答题）

1. System Verilog和Verilog的区别?
   答： System Verilog支持面向对象，支持断言，支持更多的数据类型，有很多便于验证的模块。
2. VMM OVM 与UVM的区别与联系？
   答：VMM, verification methodology manual验证方法学手册，由ARM和Synopsys提出的, 架构简单，易学习，不易出错。OVM: open verification methodology开放验证方法学， Mentor和Candence共同提出的, 引进了factory机制。UVM: Universal Verification Methodology通用验证方法学，继承了vmm和ovm的优点，克服了二者的缺点，代表了验证方法学的主流。并且得到了三大EDA厂商Cadence、Synopsys和Mentor Graphics支持。