扩展外部SRAM
一、SRAM控制原理 STM32控制器芯片内部有一定大小的SRAM及FLASH作为内存和程序存储空间,但当程序较大,内存和程序空间不足时,就需要在STM32芯片的外部扩展存储器了。SRAM中的数据断电即失(属于易失性存储器),因此只适用于存储经常改变的变量。扩展内存时一般使用SRAM和SDRAM存储器,但STM32F407系列的芯片不支持扩展SDRAM(STM32F429系列支持),它仅支持使用FSMC外设扩展SRAM。给STM32芯片扩展内存与给PC扩展内存的原理是一样的,只是PC上一般以内存条的形式扩展, 内存条实质是由多个内存颗粒(即SRAM芯片)组成的通用标准模块,而STM32直接与SRAM芯片连接。 在STM32中,数组等变量的使用会在SRAM中进行,而程序编译后,整个程序中的代码、指令不会再进行修改了,存储再FLASH中。如果使用的变量较多时,就需要使用扩展外部SRAM(相当于电脑加扩展内存条)。
STM32扩展外部SRAM管脚 SRAM芯片内部功能框架,其中A0-A18即指上图中的A0-A18引脚 UB、LB两根线代表的是读取数据的高八位/低八位 CS线是片选信号线 WE/OE是读使能/写使能信号线 信号A0-A18信号线到地址译码器,得到应该访问哪个相应的单元格(读或写都可) 都与上图引脚对应 下图为SRAM信号线控制的引脚说明
储存矩阵 SRAM内部包含的存储阵列,按行地址与列地址储存,可以把它理解成一张表格,数据就填在这张表格上。和表格查找一样,指定一个行地址和列地址,就可以精确地找到目标单元格, 这是SRAM芯片寻址的基本原理。这样的每个单元格被称为存储单元,而这样的表则被称为存储矩阵。 地址译码器把N根地址线转换为2的N次方根信号线,每根信号线对应一行或一列存储单元,每个存储单元都有其独立行列地址,通过此来寻址。 访问时, 使用UB或LB线控制数据宽度,例如,当要访问宽度为16位的数据时,使用行地址线指出地址,然后把UB和LB线都设置为低电平(使能), 那么I/O0-I/O15线都有效,它们一起输出该地址的16位数据(或者接收16位数据到该地址);当要访问宽度为8位的数据时,使用行地址线指出地址, 然后把UB或LB其中一个设置为低电平,I/O会对应输出该地址的高8位和低8位数据,因此它们被称为数据掩码信号。(推测)
二、SRAM的读写流程 (1) 主机使用地址信号线发出要访问的存储器目标地址; (2) 控制片选信号CS1#及CS2#使能存储器芯片; (3) 若是要进行读操作,则控制读使能信号OE#表示要读数据,若进行写操作则控制写使能信号WE#表示要写数据; (4) 使用掩码信号LB#与UB#指示要访问目标地址的高、低字节部分; (5) 若是读取过程,存储器会通过数据线向主机输出目标数据,若是写入过程,主要使用数据线向存储器传输目标数据。 在读写时序中,有几个比较重要的时间参数,在使用STM32 控制的时候需要参考。
tRC:读操作周期 最短时间:55ns tAA:地址访问时间 最短时间:0ns tWC:写操作周期 最短时间:55ns rSA:地址建立时间 最短时间:0ns tSD:数据建立至写结束的时间 最短时间:25ns tHD:数据写结束后的保持时间 最短时间:0ns
三、FSMC简介 STM32F407系列芯片使用FSMC外设来管理扩展的存储器, FSMC即Flexible Static Memory Controlle。 它可以用于驱动包括SRAM、NOR FLASH以及NAND FLSAH类型的存储器,(FSMC是静态的)不能驱动如SDRAM这种动态的存储器。而在STM32F429系列的控制器中, 它具有FMC(Flexible Memory Controlle)外设,支持控制SDRAM存储器。 1.FSMC框图 FSCM不是挂载在APBx总线上,而是挂载在AHB高速总线上(具体为AHB3),原因是FSMC要求较快的驱动速度,直接当内存访问,相应应该使用AHB时钟。地址线FSMC_A和数据线FSMC_D是所有控制器都共用的。 通讯引脚: 其中比较特殊的FSMC_NE是用于控制SRAM芯片的片选控制信号线,STM32具有FSMC_NE1/2/3/4号引脚,不同的引脚对应STM32内部不同的地址区域。 例如,当STM32访问0x6C000000-0x6FFFFFFF地址空间时,FSMC_NE3引脚会自动设置为低电平,由于它连接到SRAM的CE#引脚, 所以SRAM的片选被使能,而访问0x60000000-0x63FFFFFF地址时,FSMC_NE1会输出低电平。当使用不同的FSMC_NE引脚连接外部存储器时, STM32访问SRAM的地址不一样,从而达到控制多块SRAM芯片的目的。也就是说,连接到哪个相应的地址与之相对的引脚就会被设置为低电平。 存储器控制器 上面不同类型的引脚是连接到FSMC内部对应的存储控制器中的。NOR/PSRAM/SRAM设备使用相同的控制器,NAND/PC卡设备使用相同的控制器,不同的控制器有专用的寄存器用于配置其工作模式。 控制SRAM的有FSMC_BCR1/2/3/4控制寄存器、FSMC_BTR1/2/3/4片选时序寄存器以及FSMC_BWTR1/2/3/4写时序寄存器。每种寄存器都有4个,分别对应于4个不同的存储区域,各种寄存器介绍如下: FSMC_BCR控制寄存器可配置要控制的存储器类型、数据线宽度以及信号有效极性能参数。
模式A-SRAM的FSMC_BCR
模式B-NOR FLASH的FSMC_BCR
FMC_BTR时序寄存器用于配置SRAM访问时的各种时间延迟,如数据保持时间、地址保持时间等。
模式A-SRAM的FSMC_BTR 模式B-NOR FLASH的FSMC_BTR
FSMC_BWTR写时序寄存器与FMC_BTR寄存器控制的参数类似,它专门用于控制写时序的时间参数。 时钟控制逻辑 FSMC外设挂载在AHB总线上,时钟信号来自于HCLK(默认168MHz),控制器的同步时钟输出就是由它分频得到。例如,NOR控制器的FSMC_CLK引脚输出的时钟,它可用于与同步类型的SRAM芯片进行同步通讯,它的时钟频率可通过FSMC_BTR寄存器的CLKDIV位配置,可以配置为HCLK的1/2或 1/3,也就是说,若它与同步类型的SRAM通讯时,同步时钟最高频率为84MHz。本示例中的SRAM为异步类型的存储器,不使用同步时钟信号,所以时钟分频配置不起作用。SRAM是异步的,NOR FLASH有些是同步的需要用到时钟同步逻辑。 地址映射 FSMC连接好外部的存储器并初始化后,就可以直接通过访问地址来读写数据,这种地址访问与I2C EEPROM、SPI FLASH的不一样, 后两种方式都需要控制I2C或SPI总线给存储器发送地址,然后获取数据;在程序里,这个地址和数据都需要分开使用不同的变量存储, 并且访问时还需要使用代码控制发送读写命令。而使用FSMC外接存储器时,其存储单元是映射到STM32的内部寻址空间的;在程序里, 定义一个指向这些地址的指针,然后就可以通过指针直接修改该存储单元的内容,FSMC外设会自动完成数据访问过程, 读写命令之类的操作不需要程序控制。(代码段自动储存)
通过指针直接访问后面的地址 注:SRAM和NOR FLASH只能用Bank1就算STM32扩展到最大1G,也只能访问Bank1.Bank区域自动分配过。
SRAM时序结构体 控制FSMC使用SRAM存储器时主要是配置时序寄存器以及控制寄存器,利用ST标准库的SRAM时序结构体以及初始化结构体可以很方便地写入参数。
typedef struct
{
uint32_t FSMC_AddressSetupTime;
uint32_t FSMC_AddressHoldTime;
uint32_t FSMC_DataSetupTime;
uint32_t FSMC_BusTurnAroundDuration;
uint32_t FSMC_CLKDivision;
uint32_t FSMC_DataLatency;
uint32_t FSMC_AccessMode;
}FSMC_NORSRAMTimingInitTypeDef;
FSMC的SRAM初始化结构体
typedef struct
{
uint32_t FSMC_Bank;
uint32_t FSMC_DataAddressMux;
uint32_t FSMC_MemoryType;
uint32_t FSMC_MemoryDataWidth;
uint32_t FSMC_BurstAccessMode;
uint32_t FSMC_AsynchronousWait;
uint32_t FSMC_WaitSignalPolarity;
uint32_t FSMC_WrapMode;
uint32_t FSMC_WaitSignalActive;
uint32_t FSMC_WriteOperation;
uint32_t FSMC_WaitSignal;
uint32_t FSMC_ExtendedMode;
uint32_t FSMC_WriteBurst;
FSMC_NORSRAMTimingInitTypeDef* FSMC_ReadWriteTimingStruct;
FSMC_NORSRAMTimingInitTypeDef* FSMC_WriteTimingStruct;
}FSMC_NORSRAMInitTypeDef;
举例定义宏
#define FSMC_GPIO_AF GPIO_AF_FSMC
#define FSMC_A0_GPIO_PORT GPIOF
#define FSMC_A0_GPIO_CLK RCC_AHB1Periph_GPIOF
#define FSMC_A0_GPIO_PIN GPIO_Pin_0
#define FSMC_A0_GPIO_PinSource GPIO_PinSource0
#define FSMC_D0_GPIO_PORT GPIOD
#define FSMC_D0_GPIO_CLK RCC_AHB1Periph_GPIOD
#define FSMC_D0_GPIO_PIN GPIO_Pin_14
#define FSMC_D0_GPIO_PinSource GPIO_PinSource14
#define FSMC_CS_GPIO_PORT GPIOG
#define FSMC_CS_GPIO_CLK RCC_AHB1Periph_GPIOG
#define FSMC_CS_GPIO_PIN GPIO_Pin_12
#define FSMC_CS_GPIO_PinSource GPIO_PinSource12
#define FSMC_WE_GPIO_PORT GPIOD
#define FSMC_WE_GPIO_CLK RCC_AHB1Periph_GPIOD
#define FSMC_WE_GPIO_PIN GPIO_Pin_5
#define FSMC_WE_GPIO_PinSource GPIO_PinSource5
#define FSMC_OE_GPIO_PORT GPIOD
#define FSMC_OE_GPIO_CLK RCC_AHB1Periph_GPIOD
#define FSMC_OE_GPIO_PIN GPIO_Pin_4
#define FSMC_OE_GPIO_PinSource GPIO_PinSource4
#define FSMC_UDQM_GPIO_PORT GPIOE
#define FSMC_UDQM_GPIO_CLK RCC_AHB1Periph_GPIOE
#define FSMC_UDQM_GPIO_PIN GPIO_Pin_1
#define FSMC_UDQM_GPIO_PinSource GPIO_PinSource1
#define FSMC_LDQM_GPIO_PORT GPIOE
#define FSMC_LDQM_GPIO_CLK RCC_AHB1Periph_GPIOE
#define FSMC_LDQM_GPIO_PIN GPIO_Pin_0
#define FSMC_LDQM_GPIO_PinSource GPIO_PinSource0
初始化FSMC的 GPIO 利用上面的宏,编写FSMC的GPIO引脚初始化函数
static void SRAM_GPIO_Config(void)
{
GPIO_InitTypeDef GPIO_InitStructure;
RCC_AHB1PeriphClockCmd(FSMC_A0_GPIO_CLK |FSMC_D0_GPIO_CLK |
FSMC_CS_GPIO_CLK | FSMC_WE_GPIO_CLK | FSMC_OE_GPIO_CLK |
FSMC_UDQM_GPIO_CLK|FSMC_LDQM_GPIO_CLK, ENABLE);
GPIO_InitStructure.GPIO_OType = GPIO_OType_PP;
GPIO_InitStructure.GPIO_PuPd = GPIO_PuPd_UP;
GPIO_InitStructure.GPIO_Mode = GPIO_Mode_AF;
GPIO_InitStructure.GPIO_Speed = GPIO_Speed_100MHz;
GPIO_InitStructure.GPIO_Pin = FSMC_A0_GPIO_PIN;
GPIO_Init(FSMC_A0_GPIO_PORT, &GPIO_InitStructure);
GPIO_PinAFConfig(FSMC_A0_GPIO_PORT,FSMC_A0_GPIO_PinSource,FSMC_GPIO_AF);
GPIO_InitStructure.GPIO_Pin = FSMC_D0_GPIO_PIN;
GPIO_Init(FSMC_D0_GPIO_PORT, &GPIO_InitStructure);
GPIO_PinAFConfig(FSMC_D0_GPIO_PORT,FSMC_D0_GPIO_PinSource,FSMC_GPIO_AF);
GPIO_InitStructure.GPIO_Pin = FSMC_CS_GPIO_PIN;
GPIO_Init(FSMC_CS_GPIO_PORT, &GPIO_InitStructure);
GPIO_PinAFConfig(FSMC_CS_GPIO_PORT,FSMC_CS_GPIO_PinSource,FSMC_GPIO_AF);
}
使用指针的方式访问SRAM
#define Bank1_SRAM4_ADDR ((uint32_t)0x6C000000)
#define IS62WV51216_SIZE 0x100000
uint32_t temp;
*( uint8_t*) (Bank1_SRAM4_ADDR ) = (uint8_t)0xAA;
temp = *( uint8_t*) (Bank1_SRAM4_ADDR );
*( uint16_t*) (Bank1_ SRAM4_ADDR +10 ) = (uint16_t)0xBBBB;
temp = *( uint16_t*) (Bank1_SRAM4_ADDR+10 );
*( uint32_t*) (Bank1_SRAM4_ADDR +20 ) = (uint32_t)0xCCCCCCCC;
temp = *( uint32_t*) (Bank1_SRAM4_ADDR+20 );
配置FSMC的模式
void FSMC_SRAM_Init(void)
{
FSMC_NORSRAMInitTypeDef FSMC_NORSRAMInitStructure;
FSMC_NORSRAMTimingInitTypeDef readWriteTiming;
SRAM_GPIO_Config();
RCC_AHB3PeriphClockCmd(RCC_AHB3Periph_FSMC,ENABLE);
readWriteTiming.FSMC_AddressSetupTime = 0x00;
readWriteTiming.FSMC_AddressHoldTime = 0x00;
readWriteTiming.FSMC_DataSetupTime = 0x08;
readWriteTiming.FSMC_BusTurnAroundDuration = 0x00;
readWriteTiming.FSMC_CLKDivision = 0x00;
readWriteTiming.FSMC_DataLatency = 0x00;
readWriteTiming.FSMC_AccessMode = FSMC_AccessMode_A;
FSMC_NORSRAMInitStructure.FSMC_Bank = FSMC_Bank1_NORSRAM4;
FSMC_NORSRAMInitStructure.FSMC_DataAddressMux = FSMC_DataAddressMux_Disable;
FSMC_NORSRAMInitStructure.FSMC_MemoryType =FSMC_MemoryType_SRAM;
FSMC_NORSRAMInitStructure.FSMC_MemoryDataWidth = FSMC_MemoryDataWidth_16b;
FSMC_NORSRAMInitStructure.FSMC_BurstAccessMode =FSMC_BurstAccessMode_Disable;
FSMC_NORSRAMInitStructure.FSMC_AsynchronousWait=FSMC_AsynchronousWait_Disable;
FSMC_NORSRAMInitStructure.FSMC_WaitSignalPolarity = FSMC_WaitSignalPolarity_Low;
FSMC_NORSRAMInitStructure.FSMC_WrapMode = FSMC_WrapMode_Disable;
FSMC_NORSRAMInitStructure.FSMC_WaitSignalActive = FSMC_WaitSignalActive_BeforeWaitState;
FSMC_NORSRAMInitStructure.FSMC_WriteOperation = FSMC_WriteOperation_Enable;
FSMC_NORSRAMInitStructure.FSMC_WaitSignal = FSMC_WaitSignal_Disable;
FSMC_NORSRAMInitStructure.FSMC_ExtendedMode = FSMC_ExtendedMode_Disable;
FSMC_NORSRAMInitStructure.FSMC_WriteBurst = FSMC_WriteBurst_Disable;
FSMC_NORSRAMInitStructure.FSMC_ReadWriteTimingStruct = &readWriteTiming;
FSMC_NORSRAMInitStructure.FSMC_WriteTimingStruct = &readWriteTiming;
FSMC_NORSRAMInit(&FSMC_NORSRAMInitStructure);
FSMC_NORSRAMCmd(FSMC_Bank1_NORSRAM4, ENABLE);
}
|