模块功能类别
该器件模块按照功能进行分类
- ARM Cortex-M0+内核 ，48MHz CPU频率，单周期访问存储器；
- 系统：系统集成模块（SIM），电源管理和模式控制器（PMC），其他控制模块（MCM），WDOG；
- 存储器 ：高达128KB的Flash存储器，高达16KB的SRAM；
- 时钟 ：外部晶振或谐振器：低范围（31.25-39.0625KHz），高范围（4-24MHz）;
锁频环（FLL）：40-50MHz;
时钟模块
内部时钟源（ICS）：包含内部基准时钟（ICSIRCLK）以及锁频环（FLL）；
系统振荡器（OSC）：系统振荡器与外部晶体或谐振器一同生成MCU的基准时钟；
低功耗振荡器（LPO）：PMC模块集成一个在所有模式下都可用作独立低频时钟源的1kHz低功耗振荡器；
WDOG时钟
具有四个可选时钟源：
- 1KHz内部低功耗振荡器（LPOCLK）；
- 内部32kHz基准时钟（ICSIRCLK）；
- 外部时钟（OSCERCLK）；
- 总线时钟；
ADC通道分配
温度传感器和带隙基准
ADC模块集成了偏上温度传感器，哟啊哈斯用此温度传感器，要求：
用最高1MHz的时钟配置ADC，以便长时间采样；
备选时钟
ADC模块能使用MCU总线时钟、总线时钟2分频、模块中的本地异步时钟（ADACK）或备选时钟ALTCLK来执行转换。这些器件的备选时钟是外部振荡器输出（OSC_OUT）。ADC 选定的时钟源在经过 ADC_SC3 [ADIV]分频后，必须符合fADCK 指定的时钟范围。
假如上述条件均已满足，则ALTCLK 在MCU 处于Wait 模式时处于有效状态。这样ALTCLK 就能在MCU 处于Wait 模式时用作ADC 的转换时钟源。
MCU 处于Stop 模式时，ALTCLK 不能用作ADC 的转换时钟源。
FTM时钟选项
可选择的FTM 源时钟包括、定时器时钟（最高48 MHz）固定频率时钟或外部时钟。选定的控制源由FTMx_SC[CLKS]控制。
? 当FTMx_SC[CLKS]等于00 时，没有选择任何时钟（这实际上会禁用FTM 计数器）。
? 当FTMx_SC[CLKS]等于01 时，选择定时器时钟。
? 当FTMx_SC[CLKS]等于10 时，选择固定频率时钟(ICSFFCLK)。
? 当FTMx_SC[CLKS]等于11 时，选择外部时钟。