| 宏选项 | ARM | ARM64 | C6X | CSKY | MIPS | MIPS64 | PPC | RISCV | RISCV64 | SPARC | X86 | X64 | 说明 |
|---|
| LW_CFG_CPU_ARCH_xxx | 1 | 1 | 1 | 1 | 1 | 1 | 1 | 1 | 1 | 1 | 1 | 1 | CPU 架构 | | LW_CFG_CPU_ARCH_FAMILY | ARM? | ARM64? | TI C6000? | C-SKY? | MIPS32? | MIPS64? | PowerPC? | RISC-V? | RISC-V? | SPARC? | x86? | x86-64? | ARM family | | LW_CFG_CPU_ARCH_SMT | 0 | 0 | 0 | 0 | 0 | 0 | 1 | 0 | 0 | 0 | 1 | 1 | 同步多线程优化 | | LW_CFG_CPU_ARCH_CACHE_LINE | 64 | 64 | 64 | 64 | 64 | 64 | 64 | 64 | 64 | 64 | 128 | 128 | cache 最大行对齐属性 | | LW_CFG_CPU_ENDIAN | 0/1 | 0/1 | 0/1 | 0/1 | 0/1 | 0/1 | 1 | 0 | 0 | 1 | 0 | 0 | 0: 小端 1: 大端 | | LW_CFG_CPU_WORD_LENGHT | 32 | 64 | 32 | 32 | 32 | 64 | 32 | 32 | 64 | 32 | 32 | 64 | CPU 字长 | | LW_CFG_CPU_PHYS_ADDR_64BIT | 0 | 1 | 0 | 0 | 0 | 1 | 0 | 0 | 1 | 0 | 0 | 1 | 物理地址 64bit 宽度 | | LW_CFG_CPU_FPU_EN | 1 | 1 | 0 | 1 | 1 | 1 | 1 | 1 | 1 | 1 | 1 | 1 | CPU 是否拥有 FPU | | LW_CFG_CPU_DSP_EN | 0 | 0 | 0 | 0 | 1 | 1 | 1 | 0 | 0 | 0 | 0 | 0 | CPU 是否拥有 DSP | | LW_CFG_CPU_ATOMIC_EN | 0 | 1 | 0 | 0/1 | 1 | 1 | 1 | 0/1 | 0/1 | 0/1 | 1 | 1 | CPU 是否拥有 原子量 | | LW_CFG_CPU_ATOMIC64_EN | 0 | 1 | 0 | 0 | 0 | 1 | 0 | 0 | 0/1 | 0 | 0 | 1 | CPU 是否拥有 64位原子量 |
注意：
- LW_CFG_CPU_ARCH_xxx中“xxx”为对应的体系结构。
- 配置为“0/1”的项，意味着该属性可配或有多种情况。
|