原理
关于Multiboot的原理参考《Xilinx 7系列FPGA Multiboot介绍-远程更新》，基本原理都在此文写的很清楚，本文主要从实例出发演示Multiboot。
补充
FPGA SPI闪存配置接口
图3显示了7系列FPGA和具有x1数据宽度的SPI闪存之间的基本连接。读取和地址指令通过主输出-从输入（MOSI）引脚从FPGA发送到SPI闪存。数据通过主输入从输出（MISO）引脚从SPI闪存返回。SCK是时钟引脚，SS是低电平从选择引脚。
参考：UG470
Vivado工具流程（Multiboot大致流程）
为Multiboot程序准备bit流
本节概述了为多引导应用程序创建和更新比特流所需的比特流属性。对于未指定的位流选项，请使用默认设置。
表1概述了用于生成和更新具有每个属性描述的位流的基本多引导位流属性。有关这些属性的详细说明，请参阅Vivado Design Suite用户指南：编程和调试（UG908）。
具体含义如下：
启用在配置尝试失败时加载默认位流
使用下一个配置映像的启动地址设置热启动启动启动地址（WBSTAR[28:0]位）寄存器
指定启用FPGA位流文件压缩
在Vivado中打开黄金设计实现（Golden）的约束文件（.xdc）。将以下内容复制粘贴到约束文件中，然后保存对.xdc文件所做的更改：
set_property?BITSTREAM.CONFIG.CONFIGFALLBACK?ENABLE?[current_design]
set_property?BITSTREAM.CONFIG.NEXT_CONFIG_ADDR?0x0400000?[current_design]
set_property?BITSTREAM.GENERAL.COMPRESS?TRUE?[current_design]
set_property?BITSTREAM.CONFIG.SPI_BUSWIDTH?1?[current_design]
上述不理解没关系，后续实例会有使用教程。
接下来，可以在更新设计（将要更新的文件）中打开约束文件（.xdc），并将以下比特流属性添加到约束文件中，然后保存：
set_property?BITSTREAM.CONFIG.CONFIGFALLBACK?ENABLE?[current_design]
set_property?BITSTREAM.GENERAL.COMPRESS?TRUE?[current_design]
set_property?BITSTREAM.CONFIG.SPI_BUSWIDTH?1?[current_design]
注:默认情况下，SPI_BUS为x1，如果未使用默认x1模式，请确保设置此属性。
生成SPI闪存编程文件
具体查看《【Vivado那些事】Vivado两种生成、固化烧录文件》。
使用write_cfgmem Tcl命令创建闪存编程文件（.mcs）。
write_cfgmem获取FPGA位流（.bit）并生成可用于编程SPI闪存的闪存文件（.mcs）。
例如，生成包含两个FPGA位流（.bit文件）的闪存编程文件（.mcs）文件，如下所示：
write_cfgmem?-format?mcs?-interface?SPIX1?-size?16?-loadbit?"up?0?<path>/golden.bit?up
0x0400000?<path>/update.bit"?<path>/filename.mcs
注:地址值0x0400000是参考设计中使用的示例。应使用黄金图像（更新图像的起始地址）中设置的Addr A1值（见表1）。
请参阅Vivado Design Suite用户指南：编程和调试（UG908或使用Vivado中的-help命令，以了解每个write_cfgmem命令选项的详细说明：
write_cfgmem -help
硬件验证
硬件验证其实很简单，我们分别建立两个工程，两个工程都是流水灯程序，分别从左到右和从右到左流水灯，这样可以很清楚知道FPGA运行了哪个程序。接下来破坏golden程序，按照上述制作MCS文件后运行，看下运行哪个程序。
建立工程
详细的Verilog文件如下：
golden工程
module?Top_MultiBoot_Module_A?(
????input?CLK,
?output?reg[3:0]LED_Out
);???
????
??
??
wire?RESET;
assign?RESET?=?1'b1;
//
//首先定义一个时间计数寄存器counter，每当达到预定的100ms时，
//计数寄存器就清零，否则的话寄存器就加1??//然后计算计数器计数的最大值。时钟频率为12MHZ??//也就是周期为1/12M ??3ns，要计数的最大值为T100MS= 100ms/83ns-1 = 120_4818??//
reg[31:0]?counter;
parameter?T100MS?=?25'd920_4818;
always?@?(posedge?CLK)
if(counter==T100MS)
?counter<=25'd0;
else
?counter<=counter+1'b1;
always?@?(posedge?CLK?or?negedge?RESET)??
if(!RESET)??
?LED_Out<=4'b0001;????????//初值，最低位led[0]灯亮??
?else?if(counter==T100MS)??
?begin??
??if(LED_Out==4'b0000)??????//当溢出最高位时??
???LED_Out<=4'b0001;????//回到复位时的状态??
??else??
???LED_Out<=LED_Out<<1;?????//循环左移一位?
?end
endmodule?//?Run_LED
update工程
module?Top_MultiBoot_Module_B?(
????input?CLK,
?output?reg[3:0]LED_Out
);???
????
??
??
wire?RESET;
assign?RESET?=?1'b1;
//
//首先定义一个时间计数寄存器counter，每当达到预定的100ms时，
//计数寄存器就清零，否则的话寄存器就加1��//然后计算计数器计数的最大值。时钟频率为12MHZ��//也就是周期为1/12M ��3ns，要计数的最大值为T100MS= 100ms/83ns-1 = 120_4818��//
reg[31:0]?counter;
parameter?T100MS?=?25'd920_4818;
always?@?(posedge?CLK)
if(counter==T100MS)
?counter<=25'd0;
else
?counter<=counter+1'b1;
always?@?(posedge?CLK?or?negedge?RESET)??
if(!RESET)??
?LED_Out<=4'b0001;????????//初值，最低位led[0]灯亮??
?else?if(counter==T100MS)??
?begin??
??if(LED_Out==4'b0000)??????//当溢出最高位时??
???LED_Out<=4'b0001;????//回到复位时的状态??
??else??
???LED_Out<=LED_Out<<1;?????//循环左移一位?
?end
endmodule?//?Run_LED
两个工程基本一样，流水的操作是在约束里实现的。
golden工程约束
#CLOCKS
#SYSCLK?
set_property?IOSTANDARD?LVCMOS18?[get_ports?CLK]
set_property?PACKAGE_PIN?D27?[get_ports?CLK]
#GPIO?LEDs
#?set_property?PACKAGE_PIN?AB8?[get_ports?LED_REVXX[7]]
#?set_property?IOSTANDARD?LVCMOS15?[get_ports?LED_REVXX[7]]
#?set_property?PACKAGE_PIN?AA8?[get_ports?LED_REVXX[6]]
#?set_property?IOSTANDARD?LVCMOS15?[get_ports?LED_REVXX[6]]
#?set_property?PACKAGE_PIN?AC9?[get_ports?LED_REVXX[5]]
#?set_property?IOSTANDARD?LVCMOS15?[get_ports?LED_REVXX[5]]
#?set_property?PACKAGE_PIN?AB9?[get_ports?LED_REVXX[4]]
#?set_property?IOSTANDARD?LVCMOS15?[get_ports?LED_REVXX[4]]
#?set_property?PACKAGE_PIN?AE26?[get_ports?LED_Out[3]]
#?set_property?IOSTANDARD?LVCMOS33?[get_ports?LED_Out[3]]
set_property?PACKAGE_PIN?T21?[get_ports?LED_Out[2]]
set_property?IOSTANDARD?LVCMOS33?[get_ports?LED_Out[2]]
set_property?PACKAGE_PIN?T20?[get_ports?LED_Out[1]]
set_property?IOSTANDARD?LVCMOS33?[get_ports?LED_Out[1]]
set_property?PACKAGE_PIN?R24?[get_ports?LED_Out[0]]
set_property?IOSTANDARD?LVCMOS33?[get_ports?LED_Out[0]]
#?CFGBVS?and?SPI?mode?properties
set_property?CFGBVS?VCCO?[current_design]
set_property?CONFIG_VOLTAGE?2.5?[current_design]
set_property?CONFIG_MODE?SPIX1?[current_design]
#Compress?the?bitstream?to?fit?on?128M?QSPI?of?the?K7
set_property?BITSTREAM.GENERAL.COMPRESS?TRUE?[current_design]
#BITSTREAM?PROPERTIES?REQUIRED?FOR?GOLDEN?IMAGE:
set_property?BITSTREAM.CONFIG.SPI_BUSWIDTH?1?[current_design]
set_property?BITSTREAM.CONFIG.CONFIGFALLBACK?ENABLE?[current_design]
set_property?BITSTREAM.CONFIG.NEXT_CONFIG_ADDR?0x0400000?[current_design]
#(If?the?SPI?flash?is?equal?to?or?greater?than?256?Mb,?uncomment?the?constraint?below):
#set_property?BITSTREAM.CONFIG.SPI_32BIT_ADDR?YES?[current_design]
这里解释一下，前面物理约束不重要，因为“穷”，我的板子只有3颗LED，所以只进行了三个物理约束。
CFGBVS and SPI mode properties及Compress the bitstream to fit on 128M QSPI of the K7、BITSTREAM PROPERTIES REQUIRED FOR GOLDEN IMAGE是重点约束的对象，具体解释看下表一。
set_property?BITSTREAM.CONFIG.SPI_BUSWIDTH?1?[current_design]
set_property?BITSTREAM.CONFIG.CONFIGFALLBACK?ENABLE?[current_design]
set_property?BITSTREAM.CONFIG.NEXT_CONFIG_ADDR?0x0400000?[current_design]
这三个约束是和UPDATE工程有关，一个是SPI的BUSWIDTH，一个是否开启CONFIGFALLBACK，最后一个是地址，这是非常重要的。
接下来是update工程的约束文件
#CLOCKS
#SYSCLK?
set_property?IOSTANDARD?LVCMOS18?[get_ports?CLK]
set_property?PACKAGE_PIN?D27?[get_ports?CLK]
#GPIO?LEDs
#?set_property?PACKAGE_PIN?AB8?[get_ports?LED_REVXX[7]]
#?set_property?IOSTANDARD?LVCMOS15?[get_ports?LED_REVXX[7]]
#?set_property?PACKAGE_PIN?AA8?[get_ports?LED_REVXX[6]]
#?set_property?IOSTANDARD?LVCMOS15?[get_ports?LED_REVXX[6]]
#?set_property?PACKAGE_PIN?AC9?[get_ports?LED_REVXX[5]]
#?set_property?IOSTANDARD?LVCMOS15?[get_ports?LED_REVXX[5]]
#?set_property?PACKAGE_PIN?AB9?[get_ports?LED_REVXX[4]]
#?set_property?IOSTANDARD?LVCMOS15?[get_ports?LED_REVXX[4]]
#?set_property?PACKAGE_PIN?AE26?[get_ports?LED_Out[3]]
#?set_property?IOSTANDARD?LVCMOS33?[get_ports?LED_Out[3]]
set_property?PACKAGE_PIN?R24?[get_ports?LED_Out[2]]
set_property?IOSTANDARD?LVCMOS33?[get_ports?LED_Out[2]]
set_property?PACKAGE_PIN?T20?[get_ports?LED_Out[1]]
set_property?IOSTANDARD?LVCMOS33?[get_ports?LED_Out[1]]
set_property?PACKAGE_PIN?T21?[get_ports?LED_Out[0]]
set_property?IOSTANDARD?LVCMOS33?[get_ports?LED_Out[0]]
#?CFGBVS?and?SPI?mode?properties
set_property?CFGBVS?VCCO?[current_design]
set_property?CONFIG_VOLTAGE?2.5?[current_design]
set_property?CONFIG_MODE?SPIX1?[current_design]
#Compress?the?bitstream?
set_property?BITSTREAM.GENERAL.COMPRESS?TRUE?[current_design]
#BITSTREAM?PROPERTIES?REQUIRED?FOR?GOLDEN?IMAGE:
set_property?BITSTREAM.CONFIG.SPI_BUSWIDTH?1?[current_design]
set_property?BITSTREAM.CONFIG.CONFIGFALLBACK?ENABLE?[current_design]
#(If?the?SPI?flash?is?equal?to?or?greater?than?256?Mb,?uncomment?the?constraint?below):
#set_property?BITSTREAM.CONFIG.SPI_32BIT_ADDR?YES?[current_design]
物理约束同样不重要，重要的还是下面的和multiboot相关的约束，具体解释和上面一样。
生成Bit流并运行
上述两个工程分别生成Bit流并运行，查看两个流水灯是否是两个不同方向的。
合成MCS文件并运行
将两个BIT流文件合成一个MCS文件，命令如下：
write_cfgmem?-format?mcs?-interface?SPIX1?-size?16?-loadbit?"up?0?<path>/golden.bit?up
0x0400000?<path>/update.bit"?<path>/filename.mcs
两个bit流文件位置；
filename: mcs文件名称。
将上诉mcs文件下载到FPGA开发板上，可以看见update工程文件运行。
破坏Golden文件
回退到Golden可以通过不同的方式触发。主要有以下几种方式：
ID Code错误
CRC错误
Watchdog超时
BPI地址越界
有关更多信息，请参阅UG470中的重新配置和多引导章节。
本应用说明演示了由CRC错误触发的回退。可以手动损坏更新位流以导致CRC错误。在RESET CRC命令和CRC命令之间有许多可以翻转位的位置。下图显示了一个示例。
1.使用十六进制编辑器（HxD Hex Editor）中打开更新（update）比特流（.bit），在比特流中间翻转一些数据字节，例如从00到11，如图所示。
为了保证破坏彻底，可以多更改几处。
保存损坏的更新位流，并使用此损坏的位流生成新的闪存编程文件（.mcs）。
write_cfgmem?-format?mcs?-interface?SPIX1?-size?16?-loadbit?"up?0?<path>/golden.bit?up
0x0400000?<path>/update.bit"?<path>/filename.mcs
3.重新下载文件
观察是Golden还是update文件运行，同理可以将上诉命令修改，将golden和update更换一下mcs文件位置，对比测试，上诉两个情况本人都有亲自测试过，都是golden文件运行，证明multiboot已经生效。
工程下载
其中，第一个《xapp1247-multiboot-spi.pdf》是官方关于Multiboot的使用参考，最后面还有Watchdog超时实例演示。
《xapp1247-multiboot-spi.zip》是《xapp1247-multiboot-spi.pdf》里的参考实例，使用VHDL设计，也是我在《【Vivado那些事】如何查找官网例程及如何使用官网例程》里说的查找官方历程的方式获取。
《Multiboot_OpenFPGA.zip》是我本次演示的实例，里面有十六进制文件查看器及相关的命令。
链接地址：
链接：https://pan.baidu.com/s/1vi7Q1Jkh5FXoW4zFi0LoMA
提取码：open
大家知道，我分享的BD网盘经常会链接失效（和客服杠了几百回也没用），中国移动和彩云客服说是他们网盘链接不会失效，并且下载不会限速，所以后面会慢慢切换过去，和彩云的链接（本人还在试用中）：
链接:https://caiyun.139.com/m/i?1B5CvFWH20yx9
提取码:buC7
ＮＯＷ现在行动！
Xilinx 7系列FPGA Multiboot介绍-远程更新
