ZYNQ架构：
ZYNQ是由两个主要部分组成的：一个是由双核ARM cortex A9 构成的处理系统（PS）;另一个是等价于一片FPGA的可编程逻辑（PL）。而PS和PL之间的采用了工业标准的高级可扩展接口（AXI）方式。ZYNQ还具有集成的存储器、各种外设和高速通信接口。
处理系统（PS）包括：ARM处理器、应用处理器单元（APU）、扩展外设接口、cache存储器、存储器接口、互联网接口、时钟发生电路。
??? ????????其中：1.APU包括 两个ARM处理核、一个NEONTM媒体处理引擎（MPE）和浮点单元（FPU）、一个内存管理单元（MMU）、一个一级cache存储器（分为指令和数据两个部分）、一个二级cache存储器、一致性控制单元（SCU）、片上存储器（OCM）。
?????????????????? 2.MMU用于虚拟地址和物理地址之间做翻译；二级cache存储器用于CPU与内存储器之间的高速缓冲；SCU用于ARM,二级cache和OCM之间形成桥连接。
可逻辑编程部分（PL）包括：逻辑部分（FPGA）和特殊资源。
???????????? 其中：1.逻辑部分包括 逻辑片（Slice）,可配置逻辑块（CLB），用于接口的输入输出块（IOB）。而CLB包括两个逻辑片，紧邻着一个开关矩阵。2.特殊资源包括 用于高速算术的DSP48E1和满足密集存储需要的块ARM。