CTS：clock tree synthesis
目录
目的:
为什么需要CTS？驱动设计中所有的时序单元。
?CTS完成的工作：
工具试图将某个clock所属的所有sinks做到相同长度，即尽可能的使一个时钟信号到达各个终端节点的时间相同。经过了时钟树综合，通过加入如右图中三种颜色三角形的三级buffer等方式形成一个时钟树，时钟信号会先到达各级buffer使得最终到达各个寄存器时钟端的时间几乎相同。?
clock skew（时钟偏差）
在没有进行时钟树综合之前，时钟树暂未生成，一个时钟源端（root）最终扇出到很多寄存器的时钟端。但是我们知道，时钟源到达不同寄存器所经历路径的驱动和负载的不同，使得时钟信号到达各个寄存器时钟端的时间也不一样，将到达不同寄存器的时间偏差称为偏差（skew），传统CTS就是为了减小skew。
Pre-CTS：
?
?Post-CTS：
Pre-CTS VS Post-CTS
?
识别Clock Tree
pin的分类
起点：clock root
终点：stop pin/sink pin/sync pin
分频器：non-stop pin、through pin
clock as data（register的D端直接接clock)：Exclude pin/Ignore pin
工具如何识别这些pin?
implicit *** pin（隐式的pin，工具默认的)
explicit *** pin（显式的pin，命令设置的)
?
?
?
?
Mode的改变会影响clock tree的识别
?CTS的其他设置
-
DRC&Target
-
使用什么cell来构建clock tree？
Buffer：
优点：逻辑简单，便于post-CTS对时钟树的修改
缺点：面积大，功耗大，insertion delay大使用
Inverter：
优点：面积小，功耗小，insertion delay小，对时钟duty cycle有利
缺点：不易做时钟树的修改
-
Non-Default-Rule(NDR)
CTS的流程：
1，CTS
2，PostCTS Optimization
?3，Clock Net Routing
?
??
