?7?种不同的处理器模式
用户模式（User），快速中断模式（FIQ），普通中断模式（IRQ），管理模式（Svc），数据访问中止模式（Abort），未定义指令中止模式（Und），系统模式（Sys）。
在每一种处理器模式中有一组相应的寄存器。在任意一种处理器模式下，可见的寄存器包括 15 个通用寄存器（R0~R14）、一个或者二个状态寄存器以及程序计数器（PC）。在所有的寄存器中，有些是各模式共用同一个物理寄存器，有些寄存器是各个模式自己拥有独立的物理寄存器。
ARM 处理器一般共有 37 个寄存器，其中包括：
（1） 31 个通用寄存器，包括 PC（程序计数器）在内，都是 32 位的寄存器。
（2） 6 个状态寄存器，都是 32 位的寄存器。
?其中 r0~r3 主要用于子程序间传递参数， r4~r11 主要用于保存局部变量，但在 Thumb 程序中，通常只能使用 r4~r7 来保存局部变量； r12 用作子程序间scratch 寄存器，即 ip 寄存器； r13 通常用做栈指针，即 sp； r14 寄存器又被称为连接寄存器（lr），用于保存子程序以及中断的返回地址； r15 用作程序计数器（pc），由于 ARM 采用了流水线机制，当正确读取了 PC 的值后，该值为当前指令地址加 8 个字节，即 PC 指向当前指令的下两条指令地址。
CPSR和SPSR
CPSR和SPSR都是程序状态寄存器，其中SPSR是用来保存中断前的CPSR中的值，以便在中断返回之后恢复处理器程序状态。
所有处理器模式下都可访问当前程序状态寄存器CPSR。CPSR中包含条件码标志、中断禁止位、当前处理器模式以及其他状态和控制信息。在每种异常模式下都有一个对用的程序状态寄存器SPSR。当异常出现时，SPSR用于保存CPSR的状态，以便异常返回后恢复异常发生时的工作状态。
cpsr和cpsr_c
cpsr_c指的是cps的低8位控制位。
#define NOINT 0xc0
.globl rt_hw_interrupt_disable
rt_hw_interrupt_disable:
mrs r0, cpsr
orr r1, r0, #NOINT
msr cpsr_c, r1
bx lr
.globl rt_hw_interrupt_enable
rt_hw_interrupt_enable:
msr cpsr, r0
bx lrMSR和MRS
MRS 指令: ?对状态寄存器CPSR和SPSR进行读操作。通过读CPSR可以获得当前处理器的工作状态。读SPSR寄存器可以获得进入异常前的处理器状态（因为只有异常模式下有SPSR寄存器）。
MSR指令: ? ?对状态寄存器CPSR和SPSR进行写操作。与MRS配合使用，可以实现对CPSR或SPSR寄存器的读-修改-写操作，可以切换处理器模式、或者允许/禁止IRQ/FIQ中断等。
bic，orr，and，eor，orn
op{S}{cond} Rd, Rn, Operand2
orr是逻辑“或”，bic是逻辑“与非”（位清除），and是逻辑“与”，eor是逻辑“异或”，orn是逻辑“或非”。
AND、EOR 和 ORR 指令可对 Rn 和 Operand2 中的值按位进行“与”、“异或”和“或”运
算。
BIC（位清除）指令可对 Rn 中的值和 Operand2 中值的补码按位进行逻辑“与”运
算。Operand2为32位的掩码，如果在掩码中置了某一位1，则清除这一位。未设置的掩码位保持不变。
mrs r0, cpsr
orr r1, r0, 0xC0
msr cpsr_c, r1
说明：0xC0是11000000b，禁止FIQ和IRQ。