FPGA学习--RGB-LCD屏彩条显示实验
参考正点原子视频
RGB-LCD屏原理
LCD 是一种液晶显示屏，它采用薄膜晶体管（TFT）技术提升图像质量，如提高图像亮度和对比度等。相比于传统的 CRT 显示器，LCD 有着轻薄、功耗低、无辐射、图像质量好等诸多优点，因此广泛应用于电视机、电脑显示器、手机等各种显示设备中。
其显示的每个像素点都由集成在液晶后面的薄膜晶体管独立驱动。
- 分辨率
如720K、1080K、2K或4K。一个像素点代表一个灯，每个灯的颜色由RGB三个颜色构成。1080P的意思就是一个LCD屏幕上的像素数量是1920*1080个。
一共有 1920 * 1080=2073600 个像素点（每一行1920个，共有1080行）。2K 就是 2560*1440 个像素点，4K 是 3840 * 2160 个像素点。很明显，在 LCD 尺寸不变的情况下，分辨率越高越清晰。同样的，分辨率不变的情况下，LCD 尺寸越小越清晰。由此可见，LCD 显示器的分辨率是一个很重要的参数，但是并不是分辨率越高的 LCD 就越好。衡量一款 LCD 的好坏，分辨率只是其中的一个参数，还有色彩还原程度、色彩偏离、亮度、可视角度、屏幕刷新率等其他参数。
-
像素格式
控制RGB三种颜色的亮度就可以显示各种色彩。那么如何控制呢？一般一个R，G，B这三部分分别使用8bit的数据，那么一个像素点就是24bit。也就是一个像素点需要 3个字节，这种像素格式称为RGB888。常见的像素格式也有RGB565，只需要两个字节，就是色彩对比度上差一点。
红色对应的值就是 24’hFF0000， 24’h00FF00对应蓝色，绿色对应的值为 24’h0000FF。通过调节 R、G、B 的比例可以产生其它的颜色，比如 24’hFFFF00 就是黄色，黑色就是24’h000000，24’hFFFFFF 就是白色。大家可以打开电脑的“画图”工具，在里面使用调色板即可获取到想要的颜色对应的数值。 -
LCD屏幕接口
显示器的接口有VGA、HDMI、DP等接口，这次我们用的是RGB-LCD接口。
其中，如下图，。默认情况，R1 和 R6 焊接，设置 LCD_LR 和
LCD_UD，控制 LCD 的扫描方向，是从左到右，从上到下（横屏看）。而 LCD_R7/G7/B7 则用来设置 LCD的 ID。由于 RGBLCD 没有读写寄存器，也就没有所谓的 ID，这里我们通过在模块上面，控制 R7/G7/B7 的 上/下拉，来自定义 LCD 模块的 ID，帮助 MCU 判断当前 LCD 面板的分辨率和相关参数，以提高程序兼容性。
4384的话，设置为100即可。
-
LCD时间参数
如何显示一帧图像呢？就像用一支笔从左到右，从上到下地进行绘画。HSYNC是行同步信号（水平同步信号），产生此信号代表开始显示新的一行了。VSYNC是帧同步信号（垂直同步信号），产生此信号代表开始新的一帧图像了。
但是可以看到旁边有一圈黑边，这是什么呢？其实是延时信号，IC执行指令需要反应时间（需要时间来识别一行数据扫描完了或一帧数据来继续下一步操作），所以当HSYNC结束之后会产生一段延时，产生之前也会产生。（HBP和HFP）VSYNC也是同理，产生的延时是VFP和VBP。–锁定有效的像素数据。
-
RGB-LCD屏幕时序
行显示的时序图是以CLK为单位的，而帧显示的时序图是以行为单位的。具体时序如下两图所示。需要注意的是，有两种数据同步方式。一种是行场同步模式，另一种是DE同步模式。
在行场同步模式中，行同步信号和场同步信号作为数据传输的同步信号，此时DE必须为低电平。DE同步模式，DE作为数据的有效信号，只有同时扫描到帧有效显示区域和行有效显示区域，DE信号才有效(为高电平)。当选择此模式时，VS和HS都必须为高电平。
一般都采用DE模式，行场同步和VGA接口的协议有点类似。
-
像素时钟
像素时钟是时钟信号。
N CLK））= (VSPW+VBP+LINE+VFP) * (HSPW + HBP + HOZVAL + HFP)= (2 + 128 + 480 + 10) * (33 + 88 + 800 + 40) = 620 * 961 = 578522
–以ATK4384为例。（800480，LIINE等于480，HOZVAL等于800）
显示一帧时钟需要578522个时钟数，显示60帧是：57852260=34711320约等于34.7M，所以像素时钟就是34.7MHZ。
当然严格上也不用按照60帧来计算，我们可以给个33.3HZ，其刷新率也在60帧左右。
以下是不同分辨率的时序参数。
程序设计
分为5个模块。顶层模块、读取ID模块、时钟分频模块、LCD显示模块、LCD驱动模块。其中输入信号包括3个要素：像素时钟、同步信号和图像数据。
rd_id.v
//reg define
reg rd_flag; //读ID标志
//获取LCD ID M2:B7 M1:G7 M0:R7
always @(posedge clk or negedge rst_n)begin
if(!rst_n)begin
rd_flag <= 1'b0;
lcd_id <= 15'b0;
end
else begin
if(rd_flag == 1'b0)begin
rd_flag = 1'b1;
case({lcd_rgb[7],lcd_rgb[15],lcd_rgb[23]})
3'b000 : lcd_id <= 16'h4342; //4.3' RGB LCD RES:480x272
3'b001 : lcd_id <= 16'h7084; //7' RGB LCD RES:800x480
3'b010 : lcd_id <= 16'h7016; //7' RGB LCD RES:1024x600
3'b100 : lcd_id <= 16'h4384; //4.3' RGB LCD RES:800x480
3'b101 : lcd_id <= 16'h1018; //10' RGB LCD RES:1280x800
default : lcd_id <=16'h0;
endcase
end
end
end
clk_div.v
reg clk_25m;
reg clk_12_5m;
reg div_4_cnt;
//时钟2分频，输出25MHZ时钟
always @(posedge clk or negedge rst_n)begin
if(!rst_n)
clk_25m <= 1'b0;
else
clk_25m <= ~clk_25m;
end
always @(posedge clk or negedge rst_n)begin
if(!rst_n) begin
div_4_cnt <= 1'b0;
clk_12_5m <= 1'b0;
end
else begin
div_4_cnt <= div_4_cnt + 1'b1;
if(div_4_cnt == 1'b1)
clk_12_5m <= ~clk_12_5m;
end
end
always @(*) begin //(*)代表包括两种触发方式，边沿触发和电平触发都包括，代表always模块内任何一个输入信号或电平发生变化都会触发
case(lcd_id)
16'h4342 : lcd_pclk = clk_12_5m;
16'h7084 : lcd_pclk = clk_25m;
16'h7016 : lcd_pclk = clk;
16'h4384 : lcd_pclk = clk_25m;
16'h1018 : lcd_pclk = clk;
default : lcd_pclk = 0;
endcase
end
lcd_display.v
//parameter define
parameter WHITE = 24'hFFFFFF; //白色
parameter BLACK = 24'h000000; //黑色
parameter RED = 24'hFF0000; //红色
parameter GREEN = 24'h00FF00; //绿色
parameter BLUE = 24'h0000FF; //蓝色
//根据当前像素点坐标指定当前像素点颜色数据，在屏幕上显示彩条
always @(posedge lcd_pclk or negedge rst_n) begin //使用指定的时钟频率，代表显示的帧率
if(!rst_n)
pixel_data <= BLACK;
else begin
if((pixel_xpos >= 11'd0) && (pixel_xpos < h_disp/5*1))
pixel_data <= WHITE;
else if((pixel_xpos >= h_disp/5*1) && (pixel_xpos < h_disp/5*2))
pixel_data <= BLACK;
else if((pixel_xpos >= h_disp/5*2) && (pixel_xpos < h_disp/5*3))
pixel_data <= RED;
else if((pixel_xpos >= h_disp/5*3) && (pixel_xpos < h_disp/5*4))
pixel_data <= GREEN;
else
pixel_data <= BLUE;
end
end
lcd_driver.v
//PARAMETER DEFINE
// 4.3' 800*480
parameter H_SYNC_4384 = 11'd128; //行同步
parameter H_BACK_4384 = 11'd88; //行显示后沿
parameter H_DISP_4384 = 11'd800; //行有效数据
parameter H_FRONT_4384 = 11'd40; //行显示前沿
parameter H_TOTAL_4384 = 11'd1056; //行扫描周期
parameter V_SYNC_4384 = 11'd2; //场同步
parameter V_BACK_4384 = 11'd33; //场显示后沿
parameter V_DISP_4384 = 11'd480; //场有效数据
parameter V_FRONT_4384 = 11'd10; //场显示前沿
parameter V_TOTAL_4384 = 11'd525; //场扫描周期
//reg define
reg [10:0] h_sync ;
reg [10:0] h_back ;
reg [10:0] h_total; //最大值
reg [10:0] v_sync ;
reg [10:0] v_back ;
reg [10:0] v_total;
reg [10:0] h_cnt ;
reg [10:0] v_cnt ;
//wire define
wire lcd_en;
wire data_req;
//RGB LCD 采取DE模式时，行场同步信号需要拉高
assign lcd_hs = 1'b1; //LCD行同步信号
assign lcd_vs = 1'b1; //LCD场同步信号
//assign lcd_bl = 1'b1; //LCD背光控制信号
assign lcd_clk = lcd_pclk; //LCD像素时钟
assign lcd_de = lcd_en; //LCD数据有效信号
//使能RGB888数据输出
assign lcd_en = ((h_cnt >= h_sync + h_back) && (h_cnt < h_sync + h_back + h_disp)
&& (v_cnt >= v_sync + v_back) && (v_cnt < v_sync + v_back + v_disp))
? 1'b1 : 1'b0;
//请求像素点颜色数据输入
assign data_req = ((h_cnt >= h_sync + h_back - 1'b1) && (h_cnt < h_sync + h_back + h_disp - 1'b1)
&& (v_cnt >= v_sync + v_back) && (v_cnt < v_sync + v_back + v_disp))
? 1'b1 : 1'b0;
//像素点坐标
assign pixel_xpos = data_req ? (h_cnt - (h_sync + h_back - 1'b1)) : 11'd0;
assign pixel_ypos = data_req ? (v_cnt - (v_sync + v_back - 1'b1)) : 11'd0;
//RGB888数据输出
assign lcd_rgb = lcd_en ? pixel_data : 24'd0;
//行场时序参数
always @(posedge lcd_pclk) begin
case(lcd_id)
16'h4342 : begin
h_sync <= H_SYNC_4342;
h_back <= H_BACK_4342;
h_disp <= H_DISP_4342;
h_total <= H_TOTAL_4342;
v_sync <= V_SYNC_4342;
v_back <= V_BACK_4342;
v_disp <= V_DISP_4342;
v_total <= V_TOTAL_4342;
end
16'h7084 : begin
h_sync <= H_SYNC_7084;
h_back <= H_BACK_7084;
h_disp <= H_DISP_7084;
h_total <= H_TOTAL_7084;
v_sync <= V_SYNC_7084;
v_back <= V_BACK_7084;
v_disp <= V_DISP_7084;
v_total <= V_TOTAL_7084;
end
16'h7016 : begin
h_sync <= H_SYNC_7016;
h_back <= H_BACK_7016;
h_disp <= H_DISP_7016;
h_total <= H_TOTAL_7016;
v_sync <= V_SYNC_7016;
v_back <= V_BACK_7016;
v_disp <= V_DISP_7016;
v_total <= V_TOTAL_7016;
end
16'h4384 : begin
h_sync <= H_SYNC_4384;
h_back <= H_BACK_4384;
h_disp <= H_DISP_4384;
h_total <= H_TOTAL_4384;
v_sync <= V_SYNC_4384;
v_back <= V_BACK_4384;
v_disp <= V_DISP_4384;
v_total <= V_TOTAL_4384;
end
16'h1018 : begin
h_sync <= H_SYNC_1018;
h_back <= H_BACK_1018;
h_disp <= H_DISP_1018;
h_total <= H_TOTAL_1018;
v_sync <= V_SYNC_1018;
v_back <= V_BACK_1018;
v_disp <= V_DISP_1018;
v_total <= V_TOTAL_1018;
end
default : begin
h_sync <= H_SYNC_4342;
h_back <= H_BACK_4342;
h_disp <= H_DISP_4342;
h_total <= H_TOTAL_4342;
v_sync <= V_SYNC_4342;
v_back <= V_BACK_4342;
v_disp <= V_DISP_4342;
v_total <= V_TOTAL_4342;
end
endcase
end
//行计数器对像素时钟计数 计数CLK，行的计数是以CLK为单位的
always@ (posedge lcd_pclk or negedge rst_n) begin
if(!rst_n)
h_cnt <= 11'd0;
else begin
if(h_cnt == h_total - 1'b1)
h_cnt <= 11'd0;
else
h_cnt <= h_cnt + 1'b1;
end
end
//场计数器对行计数 帧的计数是以行为单位的
always@ (posedge lcd_pclk or negedge rst_n) begin
if(!rst_n)
v_cnt <= 11'd0;
else begin
if(h_cnt == h_total - 1'b1) begin
if(v_cnt == v_total - 1'b1)
v_cnt <= 11'd0;
else
v_cnt <= v_cnt + 1'b1;
end
end
end
always@ (posedge lcd_pclk or negedge rst_n) begin
if(!rst_n)begin
lcd_rst<=0;
lcd_bl<=0;
end
else begin
lcd_rst<=1;
lcd_bl<=1;
end
end
注：输出输入端口的定义请参考顶层模块原理图。