I/O管理
1、 I/O控制器的功能
- 接受和识别CPU发出的命令：如CPU发来的read/write命令，I/O控制器中会有相应的控制寄存器来存放命令和参数。
- 向CPU报告设备的状态：I/O控制器中会有相应的状态寄存器，用于记录I/O设备的当前状态。如: 1表示空闲，0表示忙碌。
- 数据交换： I/O控制器中会设置相应的数据寄存容。输出时数据寄存器用于暂存CPU发来的数据，之后再由控制器传送设备。输入时，数据寄存器用于暂存设备发来的数据，之后CPU从数据寄存器中取走数据。
- 地址识别：类似于内存的地址，为了区分设备控制器中的各个寄存器，也需要给各个寄存器设置一个特的“地址”。I/O控制器通过CPU提供的“地址”来判断CPU要读/写的是哪个寄存器。
2、 I/O控制方式
I/O控制方式即用什么样的方式来控制I/O设备的数据读/写。
需要注意的问题：
- 完成一次读/写操作的流程
- CPU干预频率
- 数据传送单位
- 数据的流向
- 主要优缺点
2.1程序直接控制方式：
1）完成一次读/写操作的流程：
- CPU向控制器发出读指令，I/O设备启动，状态寄存器设为1（未就绪）；
- 轮询检查控制器状态，一个不断执行循环判定的过程，如果状态一直是1，说明设备还没准备要输入的数据；
- 输入设备准备好数据后将数据传给控制器，并报告自身状态；
- 控制器将输入的数据放到数据寄存器中，并将状态改为0（已就绪）；
- CPU发现设备已就绪，即可将寄存器中的内容读入CPU的寄存器，再把CPU寄存器中的内容放入内存；
- 若还要继续读入数据则CPU继续发出读指令。
2）CPU干预频率: 很频繁，I/O操作之前、完成之后需要CPU介入，并且在等待I/O完成的过程中CPU需要不断地轮询检查。
3）数据传送的单位： 每次读/写一个字
4）数据的流向：
读操作（数据输入）：I/O设备->CPU->内存
写操作（数据输出）：内存->CPU->I/O设备
CPU具体指的是CPU中的寄存器
5）主要优缺点：
优点：实现简单。在读/写指令之后，加上实现循环检查的一系列指令即可
缺点：CPU和I/O设备只能串行工作，CPU需要一直轮询检查，长期处于等待状态，CPU利用率低。
2.2 中断驱动方式
引入中断机制。由于I/O设备速度很慢，因此在CPU发出读/写命令后，可将等待I/O的进程阻塞，先切换到别的进程执行。当I/O完成后，I/O控制器会向CPU发出一个中断信号，CPU检测到中断信号后，会保存当前进程的运行环境信息，转去执行中断处理程序处理该中断。处理中断的过程中，CPU从I/O控制器读一个字的数据传送到CPU寄存器，再写入主存。接着，CPU恢复等待I/O的进程(或其他进程)的运行环境，然后继续执行。
注意：
①CPU会在每个指令周期的末尾检查中断:
②中断处理过程中需要保存、恢复进程的运行环境
这个过程是需要一定时间开销的。可见，如果中断发生的频率太高，也会降低系统性能。
1）完成一次读/写操作的流程：
- CPU向控制器发出读指令，I/O设备启动，CPU将等待I/O的进程阻塞，先切换到别的进程执行；
- I/O完成后，I/O控制器会向CPU发出一个中断信号，CPU检测到中断信号后，会保存当前进程的运行环境信息，转去执行中断处理程序处理该中断；
- 检查设备状态，若输入设备准备好，CPU从I/O控制器读一个字的数据传送到CPU寄存器，再写入内存（若输入设备因其他异常原因中断，根据相应异常原因做中断处理）；
- CPU恢复等待I/O的进程(或其他进程)的运行环境，然后继续执行。
2）CPU干预频率: 每次I/O操作之前、完成之后需要CPU介入，等待I/O完成的过程中CPU可以切换到别的进程执行。
3）数据传送的单位： 每次读/写一个字
4）数据的流向：
读操作（数据输入）：I/O设备->CPU->内存
写操作（数据输出）：内存->CPU->I/O设备
CPU具体指的是CPU中的寄存器
5）主要优缺点：
优点：与程序直接控制方式相比，I/O控制器会通过中断信号主动报告I/O已完成，CPU不需要不停轮询；CPU和I/O设备可并行工作，CPU利用率明显提升。
缺点：每个字在I/O设备与内存之间的传输都需经过CPU；而频繁的中断处理会消耗较多的CPU时间。
2.3 DMA方式
与“中断驱动方式”相比，DMA方式(DirectMemory Access，直接存储器存取。主要用于块设备的I/O控制)有这样几个改进:
①数据的传送单位是“块”。不再是一个字、一个字的传送
②数据的流向是从设备直接放入内存，或者从内存直接到设备。不再需要CPU作为“快递小哥”。
③仅在传送一个或多个数据块的开始和结束时，才需要CPU干预。
1）完成一次读/写操作的流程：
- CPU向控制器发出读指令，CPU将等待I/O的进程阻塞，先切换到别的进程执行；
- I/O任务完成后，DMA控制器会向CPU发出一个中断信号，CPU检测到中断信号后，会保存当前进程的运行环境信息，转去执行中断处理程序处理该中断；
- CPU恢复等待I/O的进程(或其他进程)的运行环境，然后继续执行。
2）CPU干预频率： 仅在传送一个或多个数据块的开始和结束时才需要CPU干预。
3）数据传送的单位： 每次读/写一个或多个块（每次读写的只能是连续的多个块，且这些块读入内存后在内存中也必须是连续的）
4）数据的流向：（不需再经过CPU）
读操作（数据输入）：I/O设备->内存
写操作（数据输出）：内存->I/O设备
5）主要优缺点：
优点：数据传输以块为单位，CPU介入频率进一步降低。数据的传输不再需要先经过CPU再写入内存，数据传输效率进一步增加，CPU和I/O设备的并行性得到提升。
缺点：CPU每发出一条指令，只能读/写一个或多个连续的数据块。如果要读/写多个离散存储的数据库，或者要将数据分别写到不同的内存区域时，CPU要分别发出多条I/O指令，进行多次中断处理才能完成。
2.4 通道控制方式
通道：一种硬件，可以理解为弱鸡版的CPU，通道可以识别并执行一系列的通道指令。
1）完成一次读/写操作的流程：
- CPU向通道发出I/O指令，知名通道程序在内存中的位置，并指明要操作的是哪个I/O设备，之后CPU先切换到别的进程执行；
- 通道执行内存中的通道程序（其中指明了要读/写多少数据，数据应放在内存的什么位置）
- 通道执行完规定的任务后，向CPU发出中断信号，之后CP对中断进行处理。
2）CPU干预频率： 通道会根据CPU的之时执行相应的通道程序，只有完成一组数据块的读/写才需要发出中断信号，请求CPU干预。
3）数据传送的单位： 每次读/写一组数据块
4）数据的流向：（在通道的控制下进行）
读操作（数据输入）：I/O设备->内存
写操作（数据输出）：内存->I/O设备
5）主要优缺点：
优点：CPU、通道、I/O设备可并行工作，资源利用率极高
缺点：实现复杂，需要专门的通道硬件支持。
总体来说，每一个阶段的优点都是解决了上一阶段最大缺点，整个发展过程就是要尽量减少CPU对I/O过程的干预，把CPU从繁杂的I/O控制事务中解脱出来，以便更多地去完成数据处理任务。
3、I/O软件层次结构
设备驱动程序：主要负责对硬件设备的具体控制，将上层指令（read/write）转化成特定设备“能明白的一系列操作。
为何不同的设备需要不同的设备驱动程序
不同设备的内部硬件特性不同，这些特性只有厂家才知道，因此厂家须提供与设备相对应的驱动程序，CPU执行驱动程序的指令序列，来完成设置设备寄存器、检查设备状态等工作
如佳能打印机厂家规定状态寄存器0表示空闲，1表示忙碌，有两个数据寄存器；惠普打印机厂家规定状态寄存器1表示空闲，0表示忙碌，有一个数据寄存器。
中断处理程序：当I/O任务完成时，I/O控制器会发送一个中断信息，系统会根据中断信号类型找到相应的中断处理程序并执行。
中断处理程序的处理流程：从控制器读出设备状态，判断I/O是否正常结束，是则从设备中读入一个字的数据并经由CPU放到内存缓冲区中，否则根据异常原因做相应处理。
4、假脱机技术
脱机即是脱离主机的控制进行的输入/输出操作。
脱机技术表现在两个方面：
输入：在外围控制机的控制下，慢速输入设备的数据先被输入到更快速的磁带上。之后主机可以从快速的磁带上读入数据，从而缓解了速度矛盾。（输入设备与主机）
输出与输入类似，即使CPU在忙碌，主机先把数据输入到磁带，即使慢速的输出设备正在忙碌，也可以提前将数据输出到磁带。
假脱机技术，即SPOOLing技术，即使用软件的方式模拟脱机技术。
SPOOLing系统：
1、在磁盘上开辟出两个存储区域：输入井和输出井（相当于脱机系统中的磁带）
? 输入井模拟脱机输入时的磁带，用于收容I/O设备输入的数据；输出井模拟脱机输出时的磁带，用于收容用户进程输出的数据。
2、输入/输出进程模拟脱机输入/输出时的外围控制机。
? 输入/输出缓冲区是在内存中的缓冲区。在输入进程的控制下，用于暂存从输入设备的输入的数据，之后再转存到输入井中。在输出进程的控制下，输出缓冲区用于暂存从输出井送来的数据，之后再转送到输出设备上。
生活实例：共享打印机
打印机是个独占式设备，即只能允许进程串行，通过spooling技术将独占式的打印机虚拟成共享打印机，实际上只是先答应多个用户的请求，将用户的请求放进缓冲区，获取完打印请求表等相关信息再放入输出进程的输出队列，实现共享的过程。
5、缓冲区管理
缓冲区是一个存储区域，可使用硬件作为缓冲区的成本较高，容量也较少，一般仅用在对速度要求非常高的场合，如cache高速缓冲存储器；一般情况下，更多的是利用内存作为缓冲区。缓冲区必须充满才能读，空才能写
缓冲区的作用：
1、缓和CPU与I/O设备之间速度不匹配的矛盾；
2、减少对CPU的中断频率，放宽对CPU中断相应时间的限制；
3、解决数据粒度不匹配的问题，如每次可以生成一块数据，但I/O设备只能输出一个字
4、提高CPU与I/O设备之间的并行性
|