[嵌入式] Marvell车载以太网交换机芯片88Q5050

开发: C++知识库 Java知识库 JavaScript Python PHP知识库人工智能区块链大数据移动开发嵌入式开发工具数据结构与算法开发测试游戏开发网络协议系统运维
教程: HTML教程 CSS教程 JavaScript教程 Go语言教程 JQuery教程 VUE教程 VUE3教程 Bootstrap教程 SQL数据库教程 C语言教程 C++教程 Java教程 Python教程 Python3教程 C#教程
数码: 电脑笔记本显卡显示器固态硬盘硬盘耳机手机 iphone vivo oppo 小米华为单反装机图拉丁

-> 嵌入式 -> Marvell车载以太网交换机芯片88Q5050 -> 正文阅读

[嵌入式]Marvell车载以太网交换机芯片88Q5050

介绍

Marvell推出了四款车载用交换机芯片，88Q5050，88Q5050, 88Q5072和88Q6113。其中88Q5030有5 Port用于通信，88Q5050有8 Port用于通信，5072与6113有11 Port用于通信。

产品型号	特性
88Q5072	11 端口安全车载以太网交换机搭载集成式 100BASE-T1 PHY
88Q6113	11 端口车载以太网交换机搭载 TSN 的高级安全性和支持
88Q5050	8 端口以太网千兆比特容量交换机具有 4 个固定 100BASE-T1 端口，以及可从 1 100BASE-T1、1 100BASE-TX、2 MII/RMII/RGMII、1 GMII 和 1 SGMII 端口中选择另外四个端口的可配置选择
88Q5030	5 端口以太网交换机提供 3 个 IEEE 100BASE-T1 端口、1 个 IEEE 100BASE-T1 端口、2 个 MII/RMII/RGMII 或 GMII 端口，以及 1 个 Serdes 或 SGMII 端口。

由于项目中用到了88Q5050,所以本文中只涉及到88Q5050的内容。本文是对使用88Q5050的梳理和总结。

Marvell 88Q5050车载以太网交换机产品概览

关于联网汽车网络面临安全风险的报道已屡见不鲜。使用 Marvell 安全车载以太网交换机防范威胁。业内新面世的 100BASE-T1 安全车载以太网交换机，88Q5050 为下一代车辆提供新级别的数据安全性。

该 8 端口以太网交换机具有 4 个固定的 IEEE 100BASE-T1 端口，以及从 1 个 IEEE 100BASE-T1 端口、1 个 IEEE 100BASE-TX、2 个 MII/RMII/RGMII 端口、1 个 GMII 端口和 1 个 SGMII 端口中额外选择 4 个端口的可配置选择。该交换机提供本地和远程管理功能，可轻松接入和配置该设备。

该交换机采用了针对交换机根源而设计的非常高的硬件安全功能，以防止对车辆中数据流的恶意攻击或危害。该等功能对于确保车辆及其乘员的安全至关重要。该款先进的交换机采用深度包检测 (DPI) 技术和可信引导功能，可提供业内非常安全的车载以太网交换机。该交换机的所有以太网端口都支持黑名单和白名单地址，可进一步提高其安全性。

主要特性

集成 ARM Cortex-M7 CPU，250 MHz
AEC-Q100 等级 2 认证
高级车载安全功能，包括深度包检测 (DPI) 和安全启动功能
超低功耗的车载 100BASE-T1 PHY
超快的配置时间和 CPU 启动时间

应用

网关
车载信息娱乐
高级驾驶辅助系统 (ADAS)

框图

接口

4个IEEE 100BASE-T1 (IEEE 802.3bw?)端口
其余四个端口可配置如下：
- 1 个 IEEE 100BASE-T1 端口
- 1 个 IEEE 100BASE-TX
- 2 个 MII/RMII/RGMII 端口
- 1 个 GMII 端口
- 1 个 SGMII 端口
2个控制管理SMI接口
- 主接口连到外部PHY或者其他交换芯片
- 从接口用于管理交换芯片
可配置GPIO
工作时钟频率可配置 (19.2 MHz-83.3 MHz) 的 QSPI 接口
- 支持单线读写，双线读和四线读。
- EEPROM 从接口，用于存储交换机配置。支持EERPOM设备大小32Kb~512Kb.
TWSI主接口
JTAG接口，支持在线调试与QSPI-Flash刷写。

接口组合

端口1 - 4	端口 5	端口6	端口7	端口8	描述
100BASE-T1	100BASE-T1	100BASE-TX	SGMII	xMII/GMII
100BASE-T1	xMII	100BASE-TX	SGMII	xMII	端口 5、6 和 7 是共享的。如果这些端口中的任何一个配置为 MII、RMII 或 RGMII，则其他两个端口只能分别为 PHY 或 SERDES（即端口 5 配置为 100BASE-T1 接口，端口 6 配置为 100BASE-TX 接口，端口 7 作为 SGMII）。
100BASE-T1	100BASE-T1	xMII	SGMII	xMII	端口 5、6 和 7 是共享的。如果这些端口中的任何一个配置为 MII、RMII 或 RGMII，则其他两个端口只能分别为 PHY 或 SERDES（即端口 5 配置为 100BASE-T1 接口，端口 6 配置为 100BASE-TX 接口，端口 7 作为 SGMII）。
100BASE-T1	100BASE-T1	100BASE-TX	xMII	xMII	端口 5、6 和 7 是共享的。如果这些端口中的任何一个配置为 MII、RMII 或 RGMII，则其他两个端口只能分别为 PHY 或 SERDES（即端口 5 配置为 100BASE-T1 接口，端口 6 配置为 100BASE-TX 接口，端口 7 作为 SGMII）。
100BASE-T1	100BASE-T1	100BASE-TX	SGMII	GMII	如果端口 8 配置为 GMII，则端口 5、6 和 7 只能分别为 PHY 或 SERDES。

端口 7 是一个 SERDES 接口。它可用于以下选项：

连接到 Marvell? 三倍速 10/100/1000 Mbps 铜线 PHY
连接到 1000BASE-X 光纤模块
SGMII
与其他 Marvell 开关设备的跨芯片连接

有关 SERDES 功能和寄存器的详细说明，请参阅 88Q5050功能规范和 88Q5050寄存器规范。

设备配置

有 3 个选项可用于配置 88Q5050/88Q5054 器件：

配置引脚（bootstrapping）
配置数据存储在可选 EEPROM 中
由固件完成的配置（需要附加的 SPI 存储设备）

流程图

仅当连接了 EEPROM
仅当内部 CPU 启用时（在这种情况下，需要连接 SPI 内存设备）

启动过程完成后，88Q5050 器件可以通过 RMU、JTAG、SMI 和内部 CPU 的固件（如果 CPU 启用）进一步配置。

应用场景

根据其配置，88Q5050/88Q5054 器件可用于各种应用案例：

由内部 CPU 管理的交换机
由外部 CPU 管理的交换机
非管理型交换机

内部 CPU 管理的交换机

在此应用案例中，内部 CPU 启用并管理交换机。它需要连接一个外部 SPI 存储设备。

外部 CPU 管理的交换机

在这个应用案例中，内部 CPU 被禁用，外部 CPU 管理开关。外部 CPU 可以通过 SMI 或以太网连接。外部 CPU 通过 SMI 连接。

通过以太网连接的外部 CPU

如果外部 CPU 通过以太网连接，则以下任一端口可用于远程管理单元 (RMU) 管理帧：端口 1 (IEEE 100BASE-T1 PHY)、端口 7 (SGMII/xMII) 或端口 8 (GMII) /xMII)。 RMU 端口配置由配置引脚完成。

非管理型交换机

在本应用案例中，内部 CPU 和 RMU 被禁用，即交换机不受管理。可选地，可以连接外部 EEPROM。无外部 EEPROM 的非托管开关如果没有外部 EEPROM，则只能通过bootstrapping来配置开关。

外挂EEPROM的非管理型开关

连接外部 EEPROM 后，可以使用寄存器加载器加载配置数据。

数据路径与控制路径

88Q5050器件由两个主要模块组成：交换内核和 CPU 子系统。 88Q5050器件的路径控制取决于应用案例：

由内部 CPU 管理的开关 – 通过引导 ROM、SPI 固件和内部 CPU 完成配置。
由外部 CPU 管理的交换机 – 配置由通过 SMI（直接寄存器访问）或以太网（通过远程管理单元 (RMU) 访问寄存器）连接的外部 CPU 完成。
非管理型交换机 – 仅配置（无控制）通过 EEPROM（如果已连接）完成。（也可以在其他应用案例中连接 EEPROM。）

88Q5050器件的 JTAG 接口提供了额外的编程和调试选项；它可以直接访问 QSPI、内部 CPU 和交换机内核。

配置管脚(启动模式 - Bootstrapping)

引导选项

配置管脚用于在硬件复位期间配置 88Q5050/88Q5054 器件。当 RESETn 被置位时，这些配置引脚成为输入引脚，并且它们的配置信息在 RESETn 的上升沿被锁存。

为每个端口指定一个设置的引脚为每个端口指定一个设置的引脚示例是 Px_ACTIVEn 引脚。 P1_ACTIVEn 指定端口 1 的设置，P2_ACTIVEn 指定端口 2 的设置，依此类推。

ADDRn[0/1/2/4] 设置设备从地址

这些引脚指定 MDC/MDIO_CPU 接口的从地址。

0b00000 [0b1-111]：从地址 = 0x0（默认）
0b00001 [0b1-110]：从地址 = 0x1
…
0b10111 [0b0-000]：从地址 = 0x17

注：这些引脚在内部被拉高。

注：ADDR[3] 绑定到 0，即不支持从地址 0x8…0xF 和 0x18…0x1F。

CPU_EN 设置内部CPU是否使能

该引脚指定内部 CPU 是启用还是禁用。

0b0：CPU 禁用
0b1：启用 CPU（默认）

注：该引脚在内部被拉高。

Px_ACTIVEn 设置交换机P1~P8是否能够使端口

这些引脚指定复位后相应端口的状态。

0b0 [0b1]：端口禁用或阻塞，取决于 RMU_SELn[1:0] 引脚的设置（默认）
0b1 [0b0]：端口启用/转发注：这些引脚在内部被拉高。

Px_MASTER设置P1-P5端口PHY模式

这些引脚为相应的 100BASE-T1 端口指定 PHY 模式。

0b0：从机
0b1：主（默认）

注：这些引脚在内部被拉高。

Px_DIS设置P1-P5端口低功耗唤醒WAKE设置

这些引脚指定是否启用适当的 100BASE-T1 PHY 以将设备从低功耗状态唤醒。

0b0：PHY 能够唤醒设备
0b1：PHY 无法唤醒设备（默认）

注：这些引脚在内部被拉高。

P567_MODE[x]设置P567端口工作模式

这些引脚指定 P567 模式 1。

0b000：MII PHY 模式（仅限全双工）P567_INCLK/OUTCLK 将是输入（但可以是输出）。
0b001：将输出MII PHY 模式P567_INCLK/OUTCLK。
0b010：MII MAC 模式 P567_INCLK/OUTCLK 将作为输入。
0b011：保留 ? 0b100：RMII PHY 模式 P567_OUTCLK 将被输出。
0b101：将输入RMII MAC 模式P567_OUTCLK。
0b110：xMII 禁用，即三态
0b111：RGMII 模式（默认）

注：这些引脚在内部被拉高。

P567_SELn[0/1]设置P567 xMII连接端口模式

这些引脚选择 P567 中的哪一个连接到 xMII1。

0b00 [0b01]：端口 5 连接到 100BASE-T1 PHY，端口 6 连接到 100BASE-TX PHY，端口 7 连接到 SERDES (SGMII)（默认）
0b01 [0b00]：端口 5 连接到 xMII（而不是连接到端口 5 的 100BASE-T1 PHY，该端口已断电）
0b10 [0b11]：端口 6 连接到 xMII（而不是连接到端口 6 的 100BASE-TX PHY，该端口已断电）
0b11 [0b10]：端口 7 连接到 xMII（而不是连接到端口 7 的 SERDES，该端口已断电）

注：P567_SELn[0] 在内部被拉高，而 P567_SEL[1] 在内部被拉低。

P567_VDDO_SEL[0/1]设置P567端口工作电压

这些引脚必须配置为连接到 P567 接口（包括 SMI 主机）的电源电压。