20220208
link width通道数，lane
PCIe双单工模式，可以成为全双工
SAS/SATA半双工模式
PCIe带宽，指的是双向带宽，PCIe1.0 X1通道
PCIe1.0
比特率为2.5Gb/s，物理层使用8/10编码，即8bit数据，实际在线路中传输10bit数据，
2.5 X 2（双通道）/10bit=05.GB/S
PCIe2.0
5 X 2（双通道）/10bit=1GB/S
PCIe3.0并没有变成10Gb/s而是 8Gb/S
采用128/130编码方式，相当于传输128位，只额外对2位，有效位大大增加，计算带宽的时候应该计算有效位
8/10 128/130，指的时编码方式，比如8bit多增加2bit，传送一字节需要10bit，而128/130，传输128位，只需要130位，相当于传送128/8=17字节，只需要多2位
SATA单通道，PCIe可以通过增加通道数，增加带宽，
PCIe和PCI的区别，express，快的意思
PCI并口传输，
PCIe串口传输，
串行比并行快？因为时钟同步性的问题，多个并口，和难和一个时钟做到同步
PCIe串行总线，没有外部时钟，时钟时嵌入到编码里的，接收端可以恢复时钟
那SSD硬盘的100M时钟时从哪来的？
PCI采用总线型拓扑，类似I2C协议
PCIe采用树形结构
ROOT COMPLEX是树的根，RC与CPU单独通讯，其他的与RC通信，CPU通过RC访问内存或者设备
ROOT COMPLEX内部是一条PCIe总线，以及若干个PCIe Bridge，进行PCIe扩展
PCIe endpoint，就是PCIe的终端设备，legacy endpoint，接口是PCIe
终端设备可以通过SWITCH或者直接连接到RC上
SWITCH用于扩展端口，类似于开关的东西，靠近RC的是上游链路，靠近终端的是下游链路，
PCIe是分层结构
?
事务层（Transaction?Layer），数据链路层（Data Link Layer）和物理层（Physical Layer），每层职能是不同的，且下层是为上层服务的。分层设计的一个好处：如果层次分得够好，接口版本升级时，硬件设计可能只需要改动某一层，其它层次可以保持不动。
分层的好处，下层只处理下层的东西，分层足够好，当升级时，可以仅升级单独的模块
?
红色的是TLP的格式，Data是事务层上层给的数据，事务层给它头上加个Header，然后尾巴上再加个CRC校验，就构成了一个TLP；这个TLP下传到数据链路层，又被数据链路层头上加了个包序列号，尾巴再加个CRC校验，构成一个DLLP；然后DLLP下传到物理层，头上加个Start，尾巴加个End符号，把这些数据分派到各个Lane上，然后每个Lane上加扰码，经8/10或128/130编码，最后通过物理传输介质传输给接收方。
接收方物理层是最先接收到这些数据的，然后执行逆操作；在数据链路层，校验序列号和LCRC，如果没错，剥掉序列号和LCRC，往事务层走；如果校验出差，通知对方重传；在事务层，校验ECRC，有错，数据抛弃，没错，去掉ECRC，获得数据。整个过程犹如脱衣睡觉，外套脱了，衬衫脱了，内衣也脱了，光溜溜钻进被窝。
switch不光光是开关的作用
?
?
?