模拟IC电路设计中，会经常用到电容。芯片内部的电容一般使用金属当作上下基板，但是这种金属电容缺点是消耗面积太大。为了作为替代，在一些对电容要求不是很高的电路中，有人就想到了MOS管。
确实，MOS管作为电容，相比使用金属电容来讲，同样容值要求下，可以节省不少面积。那么电子网就来说下MOS管电容的原理及优缺点。
MOS管电容的原理
MOS管形成电容的主要原理，就是利用gate与沟道之间的栅氧作为绝缘介质，gate作为上极板，源漏和衬底三端短接一起组成下极板。
以下图的NMOS管为例。
NMOS的剖面图
它的源漏和沉底连到一起到地，gate上有一个电压源。
当gate的电源大到一定程度，超过阈值电压VTH，会引起源漏之间出现反型层，即沟道形成，这样栅氧就充当了gate与沟道之间的绝缘介质，一个电容就形成了。这个电容的单位面积大小，与栅氧的厚度和介电常数有关。
如果gate电压是个比地还低的电压，这个时候源漏之间的N型沟道不能形成，但是却会使P型衬底的空穴在栅氧下方累积。如此一来，gate与衬底之间仍然会形成电容，此时的绝缘介质仍是栅氧，所以此时与形成沟道时的电容大小几无二致。
如果gate电压处在一个不尴不尬的位置，既不能使源漏之间形成沟道，也不能使P型衬底的空穴在上方积累。此时可以认为，栅氧下方会形成一个空间电荷区，这个空间电荷区是电子与空穴结合后形成的区域，所以它不带电，是一个“绝缘体”。由此，你应该清楚了，这个“绝缘体”会与栅氧这个绝缘体相叠加，导致等效的绝缘介质厚度增加，所以电容值随之下降。
下方的曲线可以说明上面介绍的情况。
电容与栅压的变化曲线
为什么会省面积
上面的介绍，我们知道，当沟道或者积累区形成，栅氧是MOS电容真正的绝缘介质。栅氧的厚度和介电常数对电容的大小起决定性作用。
通常来说，除非是低介电常数（low-k）工艺，一般的工艺，金属电容之间的绝缘介质的介电常数和栅氧的介电常数，相差无几。
以一个工艺资料来看，一个是3.9，一个是4.2。差别较小。
而如果比较两种绝缘介质的厚度，那就会差很多。一般来讲，栅氧厚度会偏小（尤其是低压MOS），比金属电容之间的绝缘介质的厚度可以小很多。
同样拿我手头的工艺资料来参考，5V MOS栅氧厚度13nm，1.8V MOS栅氧厚度4nm，而金属电容，单位面积1fF的绝缘层厚度为64nm，单位面积1.7fF的绝缘层厚度会小一些，但是也要37nm。所以就厚度来讲，后者比前者最少也要大3倍左右。
这就是MOS管做电容会节省面积的原因。
MOS电容优势与缺点
其实上面的一节，就已经说出了MOS电容的优势在哪里了。
MOS电容主要的优势就是节省面积、方便，因为它本身就是MOS管，与身边电路中的其他MOS管同为兄弟姐妹，想用的话，随手就可以扔进电路。
缺点也是很显而易见，就是MOS电容其实是个“压控电容”，当上下两个极板的压差发生变化，容值也会跟着改变，这在要求高精度的电路中，几乎是致命的。微弱信号采集的前端模拟电路中，它压根不敢露面。
但是在一些要求不是很严格的电路中，例如给数字信号的延时模块等，MOS电容可以充当电容的完美替身。随手就是一个电容，隐藏在许多MOS管的队伍中，神不知鬼不觉。
另外一个不容易想到的缺点是，MOS电容的耐压特性很差。这是因为它的绝缘介质使用了栅氧，栅氧较薄。5V MOS电容，能承受的电压在5V附近，1.8V MOS电容，能承受的电压在1.8V附近。而金属电容，有的却可以承受几十伏的高压。这也是电路设计中，为什么尽量避免电源与地之间使用MOS电容去耦的原因所在。