天线效应是什么
解释1：?
????????在芯片生产过程中，暴露的金属线或者多晶硅(polysilicon)等导体，就象是一根根天线，会收集电荷（如等离子刻蚀产生的带电粒子）导致电位升高。天线越长，收集的电荷也就越多，电压就越高。若这片导体碰巧只接了MOS?的栅，那么高电压就可能把薄栅氧化层击穿，使电路失效，这种现象我们称之为“天线效应”。随着工艺技术的发展，栅的尺寸越来越小，金属的层数越来越多，发生天线效应的可能性就越大。【1】
解释2：
????????芯片制造过程中，每一层金属或者掩膜都是一层一层制造然后堆叠起来。暴露的金属线或者多晶硅(polysilicon)等导体就像是一根根天线，会收集游离电荷导致电位升高。在制造中离子注入以及刻蚀会产生大量这种游离电荷，天线越长，收集的电荷也就越多，电压就越高。恰好这片导体碰巧只接了 MOS 的栅，就会在多晶硅栅下的薄氧化层形成?F-N 隧穿电流以此泄放电荷，如果电荷聚集较多，那么高电压产生大电流会损害栅氧化层，轻则损伤栅氧层影响阈值电压 Vt，严重的可能直接击穿使电路失效。尤其是随着工艺技术的发展，栅的尺寸越来越小，金属的层数越来越多，发生天线效应的可能性就越大。【3】
天线效应产生的过程
????????首先，等离子刻蚀技术产生了大量的电荷，这些电荷被导体吸附，当导体面积足够大，吸附的电荷足够多的时候，通过电容耦合，在栅氧化层中会形成较大电场，导致产生可损伤氧化层并改变设备阀值电压(VT)的应力。从而降低整个芯片的可靠性和寿命。【2】
等离子刻蚀：
是干法刻蚀中最常见的一种形式，其原理是暴露在电子区域的气体形成等离子体，由此产生的电离气体和释放高能电子组成的气体，从而形成了等离子或离子，电离气体原子通过电场加速时，会释放足够的力量与表面驱逐力紧紧粘合材料或蚀刻表面。
大面积的导体：
这里大面积的导体不仅仅是说metal还有容易被忽视的poly（区分poly和gate）。
常见的解除天线效应的方法
是否产生天线效应：
? ????????通常在工艺的 DRC 规则中会有专门针对天线效应进行检测的 Rules，主要是检测与一块栅极区域相连的每一层的金属面积（包括 Metal 层以及 Via 层），其衡量指标即这两者面积比值，即通常说的?AR 比率?(Antenna Rtio) 。【3】
?天线比率（Antenna Ratio，AR）=导体面积/栅的面积? ? 【单一层次的面积】
天线效应的产生几率跟天线比率成正比，也就是说AR的值越小就越不容易产生天线效应。【2】
常见的解决方法：
常用两种方法：【2】
1、减小导体的面积。尽量少用poly连线，和跳线可以有效的达到这个目的。
2、给天线加上一个反偏二极管，将电荷泄放。
几种很常规的方法：【3】
(1）高层走线：M1 层走信号，为避免长走线，先跳到 M2 或高层金属，再直接连接栅极。
????????注意:连接栅极的高层金属面积也不能过大
?（2）向上跳线：和第一种方法类似，M1 层走信号，向上跳线到 M2 层再连接栅极。
?（3）保护二极管法：
????????这种方法是需要额外添加原件，即通过给直接连接到栅的存在天线效应的金属层接上反偏二极管，形成一个电荷泄放回路（钳位），累积电荷就对栅氧构不成威胁，从而消除了天线效应。但是这种方法会额外引入二极管的寄生电容，会降低电路工作速度并增加系统功耗
?（4）虚拟晶体管：
????????类似于添加 Dummy 器件，增加栅面积，减小 AR Ratio，不过可能会引起电路布局变化。
（5）缓冲器法：
????????可通过插入一级缓冲器做隔离，以此切断长线来消除天线效应。
（对于上述方法都不能消除的长走线上的 PAE的情况）
预防天线效应出现的方法
- ?栅极尽量都与有源区（OD层）连接，不要出现浮栅，保证栅极有良好的放电通路。
- 除非考虑工作频率和减少寄生，慎重选择最高层金属。
- 上述几种消除方法主要针对 Metal 层的天线效应，而 Via 层天线效应无法通过跳线法消除，所以在设计晶体管尺寸时尽可能避免最小尺寸管，很有可能你只打一个孔都会报 Error。
- 充分利用最后版图中填充的 MOS 二极管，尽可能减少寄生参数。【3】
天线效应与其他DRC规则的区别
????????天线效应（Process Antenna Effect，PAE）是在 MOS 集成电路加工制造中容易出现的 Effect，其不同于普通版图中的 DRC 规则，PAE 更多的受制于制造工艺；而且普通的 DRC 规则我们有些可以忽略跳过，但 PAE 在终版提交前一定要解决，至少可以在之后电路测试的时候排除是加工引起的芯片故障这一因素。 【3】
参考：