[嵌入式]数字IC设计流程&数字电路基础（1）

1组合电路

由各种逻辑门组成
电平敏感
输入变输出立刻变
不能存储
阻塞赋值
assign a=b;
always @(*) a=b;

2时序电路

触发器DFF
时钟有效沿触发
可以存储
非阻塞赋值
输入变，输出在时钟有效沿来时才变化

always @（posedge clk） a<=b;

锁存器

特性：
电平敏感但又能存储的时序器件与触发器功能一样，面积小。
缺点：
因为电平触发，对毛刺敏感
静态时序分析非常复杂

因为一般的ASIC设计不推荐使用Latch

latch产生

1）组合逻辑，case描述不全

always @（*）
  case <

创作打卡挑战赛

赢取流量/现金/CSDN周边激励大奖

了解本专栏 订阅专栏 解锁全文 超级会员免费看