文章目录
前言
2021年底，TI发布了一份技术手册[1]，详细介绍了F2800x系列DSP的硬件设计注意事项，算是一份比较新的设计指南了。
趁着最近又有硬件设计的需求，挑重点记录一下。
这份手册仅适用于F2800x系列DSP，包括28004x,28003x,28002x系列。
3 原理图设计
3.2 数字IO
3.2.1 GPIO
- 对于每个GPIO，最大驱动能力(拉电流和灌电流)是4mA，对于28004x 最大翻转速度是25MHz。
- 在复位时，所有GPIO都被定义为输入。GPIO的内部上拉在复位和启动时都不使能。Boot ROM会自动启用内部上拉，同时，在启动时，所有GPIO都是高阻态，直到他们被软件配置。因此，所有PWM信号、继电器驱动、芯片选择等应具有外部拉电阻，以在通电期间强制执行状态。
3.2.4 通信外设
使用CAN通信时，建议使用外部晶振。
使用SCI时，建议为RX引脚添加上拉电阻。
3.2.5 启动引脚
当boot引脚需要复用为外设时，需要合理设计上拉电阻。
模拟IO
3.3.3 内部 vs 外部基准源
使用内部基准源时，也需要在引脚配置2.2uF的电容。
3.3.5 ADC的驱动选择
为了获得最佳性能，ADC应采用高速运算放大器缓冲级驱动。该设计具有高速采样、短S+H时间和高源阻抗的特点。
3.3.6 低通和抗干扰滤波器
使用RC电路驱动ADC不应是首选设计，仅作为次要选择。此外，一个非常常见的错误是选择RC作为ADC的抗干扰滤波器，在大多数情况下，这种做法很糟糕。这可能会导致高速采样的settling性能较差。如果系统需要抗干扰滤波器，理想情况下，应在ADC驱动级之前，在单独的运算放大器级中构建。
3.5 XRSn和复位
如果需要设计外部复位电路，需要使用开漏驱动。
3.6 时钟
讨论了时钟和晶振的设计。
3.7 调试和仿真
讨论了JTAG的设计。
3.8 未使用引脚
这部分引脚的配置需要参考数据手册。
4 PCB布局设计
4.1.3 四层板分布
4.3 器件放置
一般按照下列顺序放置器件：
- 晶振
- 去耦电容：与电源引脚尽可能近，如图4.5所示。
- JTAG 和 XRSn
4.3.1 电力电子的考虑
电流采样运放有2种摆放方式：
- 可以放在分流器旁边，低通滤波电路在C2000芯片附近，并接地至模拟地（VSSA）。
- 也可以放在C2000芯片旁边，并使用开尔文传感差分连接到运算放大器。
散热器可能具有较高的dV/dt，并且应在外部接地。将散热器布线至电路板接地可能会使散热器带电。
4.5 模拟和数字分割
- 分地是有好处的
- 如果无法实现适当的模拟和数字分离，设计师应考虑仅使用一个接地层。
- 许多ADC输入的来源通常来自设计中的电力电子部分。该区域通常是电路板中噪音最大的部分，会严重影响模拟性能。最好保持模拟接地面积小，靠近C2000芯片，以抑制噪声影响ADC。如果操作得当，模拟地平面尺寸的减小将转化为噪声的减小。
