时钟组成
1、晶振
- 32.768khz的晶振，共给RTC使用。
- 在6U的T16和T17这两个IO上接了一个24MHz的晶振。
2、24MHz晶振衍生出7路PLL
为了方便生成时钟，又从24MHz晶振生出来7路PLL。这7路PLL中有的又生出来PFD。
- PLL1：ARM PLL供给ARM内核。
- PLL2：sysytem PLL，528MHz，528_PLL，此路PLL分出了4路PFD，分别为PLL2_PFD0~PFD3
- PLL3: USB1 PLL，480MHz 480_PLL，此路PLL分出了4路PFD，分别为PLL3_PFD0~PFD3。
- PLL4: Audio PLL，主供音频使用。
- PLL5: Video PLL，主供视频外设，比如RGB LCD接口，和图像处理有关的外设。
- PLL6：ENET PLL，主供网络外设。
- PLL7: USB2_PLL ,480MHz，无PFD。
系统主频配置
设置ARM内核主频为528MHz
要设置ARM内核主频为528MHz，设置CACRR寄存器的ARM_PODF位为2分频，然后设置PLL1=1056MHz即可。
- CACRR的bit3-0为ARM_PODF位，可设置0-7&
开通VIP 解锁文章