工作中使用较多的PCB层叠是12层、8层和6层，也有遇到过20层以上的。
一般情况下，在规模稍大的公司中，PCB Layout和原理图设计是由不同的人完成的。硬件工程师最好在原理图上注明信号在Layout时的注意点，并和Layout工程师积极沟通，指出其中的问题点以协助其更改。实际工作中，多层板的层数一般都会由Layout工程师确定好，厚度一般都是1.6mm或2mm，板材一般是FR4居多。
PCB的层叠设置有一些基本原则，对于提升信号完整性质量来说大有好处，我们可以按照这些原则检查Layout工程师给出的设计是否合理，并提出改进意见。
（1）电源平面与地平面尽可能靠近，最好是相邻，因为两个完整平面可以构成平面大电容，相当于增加了去耦电容，降低了电源对地阻抗，有利于电源完整性PI（PDN）在实际PCB设计中，很难将所有的电源平面和地平面相邻，但是一般可以在最中心的两个相邻叠层设置为电源平面和地平面，比如8层板的4层和5层，12层板的6层和7层，这两层紧密相邻，具有良好的耦合效果。
如果设计中有某个电源层的电源种类较多，电源层会被分割地较为零碎，可将该电源层设置为紧邻地层，以获得相对较好的电容耦合效果。8层板常见比较好的层叠分配结构如下所示
（2）所有信号层（尤其是关键信号）都尽可能与完整的平面（电源和地平面均可）相邻，以保证完整可靠的回流平面和阻抗连续。高速信号尤其注意避免跨分割的情况。信号回流时会自动选择与驱动路径阻抗最小的路径作为返回路径（形成传输线结构）
（3）信号换层时，最好不改变参考层，如果参考层改变了，最好不改变参考层的网络属性，而且在信号换层时，在信号过孔附近添加和参考层网络属性相同的过孔，如果信号换层，参考层的网络属性也发生了变化，最好能使两个参考层越近越好，这些措施都是为了保证返回路径的阻抗尽可能保持连续，层间阻抗尽可能低，从而减小信号压降和信号畸变。
（4）尽量避免两个信号层（包括两个电源层）之间相邻，以减小串扰。实在难以避免的情况，相邻信号层则应该正交走线，一层横向走线，一层纵向走线。
阻抗设计
常见的信号阻抗类型有单端50欧，差分100欧，单端射频50欧等等，需要特别提及的是单端射频线的50欧阻抗控制，射频线一般走在表层（目的在于直接出线、不打过孔以减小阻抗变化不连续的可能，且表层信号速度快）而且为了增强抗扰能力和减小损耗，相比普通信号，射频线需要更粗的线宽，一般至少在15mil
控制特性阻抗不变的情况下，加大线宽的同时必须增加信号线到参考层的距离，所以表层的射频线需要隔层参考第三层，在表层射频走线下方的第二层做挖空处理
模拟计算阻抗是Si9000的软件各参数说明如下:
H1: 表示7628PP的成品厚度, 低含胶量7628PP的出厂厚度是7.6mil， 压合时有流胶损耗，统一按7.1mil取值
Er1: PP的介电常数
W1: 成品线宽，就是我们的画图设计走线宽度
W2: 走线顶端宽度，表示侧蚀的意思，外层成品1oz的铜厚一般按1mil的侧蚀量计算
T1: 表示成品铜厚
C1: 基材上的阻焊厚度
C2: 走线面上的阻焊厚度
CEr: 阻焊的介电常数
Zo: 阻抗值
计算技巧:
1): 有”计算“按钮的都可以计算对应的值，比如其它参数输入好后，可以计算这个要求的值，在嘉立创固定叠层结构的情况下，我们使用的“计算”按钮一般只有阻抗和线宽互相推算，其它值基本上都是确定的，我们可以根据指定的阻抗值推算走线宽度，相反根据阻抗宽度推算阻抗值。走线宽度一般都是取整设计，比如 4.0mil、4.5mil、5.0mil、5.5mil、6.0mil…一般是先输入要求的阻抗值, 反推走线宽度，然后再将宽度值按最近原则取整即可。
2): 图中"最小值"，"最大值"两列是有颜色的，这个颜色方向一致的，表示成正比，方向相反的表示成反比。上图W和Zo的方向是反的，说明两者成反比，就是走线越宽阻抗就越小，反之走线越细阻抗值就越大，这个在计算差分阻抗线调整线宽线距很有用。
设计技巧:
上图中的H1是7.1mil，说明线路下面对应的参考层铜箔实际上是第2层线路，如果你的参考层是第三层线路或者第四层线路，那么H1的值就不是7.1mil了, 而是外层线路到参考层间的所有介质的总厚度, 介电常数一般是取最高的那一个即可。这个参考层很重要， 这些计算模型实隙上就是你的板子的走线横截面的效果图，当你选用的计算模型计算好后，你画板设计的走线环境一定要同模型匹配。
参考层: 阻抗线同位置处遇到的第一个铺地铜的层称之为参考层， 这些地铜相对于阻抗线也有称它为信号屏蔽层。
