| |
|
开发:
C++知识库
Java知识库
JavaScript
Python
PHP知识库
人工智能
区块链
大数据
移动开发
嵌入式
开发工具
数据结构与算法
开发测试
游戏开发
网络协议
系统运维
教程: HTML教程 CSS教程 JavaScript教程 Go语言教程 JQuery教程 VUE教程 VUE3教程 Bootstrap教程 SQL数据库教程 C语言教程 C++教程 Java教程 Python教程 Python3教程 C#教程 数码: 电脑 笔记本 显卡 显示器 固态硬盘 硬盘 耳机 手机 iphone vivo oppo 小米 华为 单反 装机 图拉丁 |
-> 嵌入式 -> 6.处理器体系结构 -> 正文阅读 |
|
[嵌入式]6.处理器体系结构 |
6.1.基础功能与新特性6.1.1.运行模式? ? ? ? 目前Intel处理器体系结构上可分为IA-32,IA-32e。32位处理器采用IA-32,64位采用IA-32e。 ? ? ? ? 1.实模式 ? ? ? ? 它为处理器提供Intel 8086处理器的运行环境,并追加了保护模式和系统管理模式的切换扩展。 ? ? ? ? 2.保护模式 ? ? ? ? 他是32位处理器的主要运行模式,为软件运行提供丰富的功能,严格的安全性检测及向后兼容性。 ? ? ? ? 3.系统管理模式 ? ? ? ? 是32位处理器的标准功能,提供一种对操作系统透明的机制来执行电源管理和OEM的特殊功能。一旦切换至SMM模式,处理器将进入一个隔离的地址空间运行。 ? ? ? ? 4.虚拟8086模式 ? ? ? ? 是处理器为保护模式提供的一种准运行模式,允许处理器在保护模式下执行8086软件和多任务环境。 ? ? ? ? 5.IA-32e模式 ? ? ? ? 是64位处理器的主要运行模式,共包含两种子模式:兼容模式和64位模式。64位模式为处理器提供64位的线性地址空间并支持超过64GB的物理地址寻址,而兼容模式可使大部分保护模式的应用程序无需修改运行于64位处理器中。 ? ? ? ? LME是IA32_EFER寄存器的第8位 ? ? ? ? 通过IA32_EFER寄存器的LMA(第10位)可判断处理器是否运行在IA-32e模式。 ? ? ? ? 当处理器运行于IA-32e模式,代码段描述符的L标志位可确定处理器运行于64位模式还是兼容模式。 6.1.2.通用寄存器????????
? ? ? ? 在IA-32e体系结构的64位运行模式下,虽然通用寄存器的操作数默认是32位宽,但它们有能力支持64位宽的操作数。Intel公司在64位运行模式里加入了8个新的通用寄存器,因此处理器可使用RAX,RBX,RCX,RDX,RDI,RSI,RBP,RSP,R8~R15这16个通用寄存器,其中的R8~R15寄存器只在64位模式下有效。所有这些寄存器都可访问其内部的字节,字,双字,四字。某些指令需借助REX指令前缀加以修饰才可将操作数扩展至64位。 ? ? ? ? 非64位模式下,高32位处于未定义状态。 6.1.3.CPUID指令????????? ? ? ? 用于鉴别处理器信息及检测处理器支持的功能。 ? ? ? ? 通过EFLAGS标志寄存器的ID标志位(位于EFLAGS寄存器的第21位)可检测出处理器是否支持CPUID指令。如支持,则软件可自由操作ID标志位。 ? ? ? ? CPUID用EAX作为输入,对一些复杂的功能,可能需ECX提供辅助信息。 ? ? ? ? 当CPUID指令执行结束后,会使用EAX,EBX,ECX,EDX寄存器保存执行结果。64位下,这些信息依然是32位的。 ? ? ? ? CPUID可查询两类信息:基础信息,扩展信息。 ? ? ? ?? 6.1.4.标志寄存器EFLAGS?????????? ? ? ? 任务切换时,处理器会把EFLAGS标志寄存器值保存到任务状态段TSS内,将目标任务状态段TSS内的值更新到EFLAGS中。 ?????????1.状态标志 ????????
? ? ? ? 2.方向标志 ? ? ? ? DF是EFLAGS中第10位。 ? ? ? ? 3.系统标志和IOPL区域 ????????
6.1.5.控制寄存器? ? ? ? CR0,CR1,CR2,CR3,CR4,CR8
? ? ? ? ? ?如果在CR0.PE=0时,置位CR0.PG会触发#GP异常。
6.1.6.MSR寄存器组? ? ? ? MSR寄存器组可提供性能监测,运行轨迹跟踪,调试及其他处理器功能。在用MSR寄存器组之前,应通过CPUID.01h:EDX[5]来检测处理器是否支持MSR寄存器组。 ? ? ? ? 每种处理器家族有自己的MSR寄存器组,使用MSR寄存器组前需根据处理器家族信息选择相应的MSR寄存器组。 ? ? ? ? 处理器可用RDMSR和WRMSR对MSR寄存器组进行访问,访问过程借助ECX寄存器索引寄存器地址,再由EDX:EAX组成的64位寄存器保持访问值。 6.2.地址空间? ? ? ? 虚拟地址空间:逻辑地址,有效地址,线性地址等。 6.2.1.虚拟地址? ? ? ? 1.逻辑地址 ? ? ? ? 书写格式为Segment:Offset。 ? ? ? ? 2.线性地址 ? ? ? ? 逻辑地址-->线性地址 6.2.2.物理地址? ? ? ? 物理地址空间中不仅包含物理内存,还有硬件设备。 ? ? ? ? 开启分页机制下,线性地址需经过页表映射才能转换成物理地址;否则,线性地址将直接映射为物理地址。 ? ? ? ? 1.I/O地址 ? ? ? ? 必须借助特殊的IN/OUT指令才能访问。I/O地址空间由65536个可独立寻址的I/O端口组成,寻址范围0~FFFFh,其中的端口地址F8h~FFh保留使用。 ? ? ? ? 2.内存地址 6.3.实模式6.3.1.实模式概述? ? ? ? 采用段寻址方式进行地址访问,直接访问物理地址。此模式下通用寄存器的位宽只有16位。就算借助段寻址方式,通常实模式也只能寻址1MB的物理地址空间。 6.3.2.实模式的段寻址方式? ? ? ? 段基地址加段内偏移地址的形式进行地址寻址,书写格式为Segment:Offset。其中段基地址值Segment保存在段寄存器中,段内偏移地址值Offset可保存在寄存器内或用立即数代替。
? ? ? ? 实模式的寄存器位宽只有16位,,这样段长度无法超过64KB. 6.3.3.实模式的中断向量表? ? ? ? 实模式下,中断/异常借助中断向量表将中断/异常向量号与处理程序关联。 ? ? ? ? 中断向量表有256项,每项占4B,头2B是offset,后2B是segment。 ? ? ? ? 计算机启动后,BIOS会在物理地址0处,创建中断向量表。运行中修改或保存此表,用LIDT或SIDT。 6.4.保护模式6.4.1.保护模式概述? ? ? ? 采用全新的分段管理机制和分页管理机制来代替实模式仅基于段的寻址方式。 ? ? ? ? 新的分段机制中扩大了处理器的寻址能力和权限检测,还进一步引入了分页机制将原本线性的内存地址空间分页化,立体化,以便于处理器对内存片段的组织和管理。 ? ? ? ? 处理器先经过分段管理机制将逻辑地址转换成线性地址后,才能使用分页管理机制进一步把线性地址转换成物理地址。 ? ? ? ? 保护模式同样采用逻辑地址编址方式。不过此时段寄存器保存的是段选择子。处理器根据段选择子从段描述符表中索引出与之对应的段描述符并将其加载到段寄存器内,段寄存器从加载的段描述符中取得段的基地址。 ? ? ? ? 特权级。0、1、2、3、 ? ? ? ? 随着特权级而来的,还引入了CPL,DPL和RPL。 ? ? ? ? 1.CPL ? ? ? ? 当前特权级保存在CS或SS段寄存器的第0和第1位中。通常,CPL是正在执行的代码段特权级。 ? ? ? ? 2.DPL ? ? ? ? 表示段描述符或门描述符的特权级,它保存于段描述符或门描述符的DPL区域内。处理器访问段描述符或门描述符时,处理器会对比描述符中的DPL值,段寄存器的CPL值及段选择子的RPL值。???????? ? ? ? ? 3.RPL ? ? ? ? 是段选择子的重载特权级,用于确保程序有足够的权限去访问受保护的程序,它保存于段选择子的第0和第1位。即使程序有足够权限去访问目标段,但如RPL权限不足,依然无法访问。故,RPL数值大于CPL时,以RPL参与目标特权级比较。反之亦然。? ? ? ? ? 段选择子只是一个16位的段描述符索引值。 ? ? ? ? 保护模式下的段寄存器无法直接加载段描述符,需用段选择子索引将目标段描述符加载到段寄存器的缓存区。 ? ? ? ? 将Index * 8作为偏移量,从描述符表中取得目标描述符,并对CPL,RPL及DPL进行检测。如检测通过,处理器便将目标描述符加载到段寄存器的缓存区内。 ? ? ? ? 这些段寄存器的缓存区域记录着段描述符的基地址,限长,属性信息。 ? ? ? ? 虽然系统可定义8192个段描述符,但同一时刻只能使用6个段(CS,SS,DS,ES,FS,GS)。 ? ? ? ? 保护模式下的段寄存器共包含两个区域:可见区域和不可见区域。当段选择子被处理器加载到段寄存器的可见区域后,处理器会自动将段描述符载入到段寄存器的不可见区域。 ? ? ? ? 在多核处理器系统中,当描述符表发生改变时,软件有义务重新将段描述符加载到段寄存器。如段寄存器没更新,处理器可能仍沿用缓存区中的段描述符数据。? ? ? ? ? 在加载段选择子到段寄存器的过程中,处理器会根据段选择子的Index值,从GDTR/LDTR寄存器指向的描述符表中索引段描述符。GDTR/LDTR寄存器是一个48位的伪描述符,其中保存着全局描述符表或局部描述符表的首地址和长度。 ? ? ? ? 为避免3特权级的对齐检测错误,伪描述符应按双字进行地址对齐。 ? ? ? ? 1.全局描述符表 ? ? ? ? 它本身不是一个段描述符,而是一个线性地址空间中的数据结构。使用GDT前,需用LGDT汇编指令将其线性基地址和长度加载到GDTR寄存器中。由于段描述符长度为8B,则GDT线性基地址按8B边界对齐可使处理器的运行效果最佳。 ? ? ? ? 2.局部描述符表 ? ? ? ? 是一个LDT段描述符类型的系统数据段,处理器需使用GDT的一个段描述符来管理它。处理器用LLDT汇编指令可将GDT表内的LDT段描述符加载到LDTR寄存器。LDTR寄存器会保存LDT段的选择子,线性基地址,长度。 ? ? ? ? 局部描述符表可有0个或多个。 6.4.2.保护模式的段管理机制? ? ? ? 保护模式的段管理机制是一套健全,独立,基于逻辑地址寻址方式的管理机制,其中不乏涉及段的执行权限,属性等检测信息。 ? ? ? ? 保护模式可不开启分页管理机制,但进入保护模式就意味着开启了段管理机制。
? ? ? ? 1.代码段描述符 ? ? ? ? 如段描述符的S与Type的最高位被置位,则这个段描述符的类型为代码段描述符。
? ? ? ? 记录代码段是否已被访问过。A为1表示已被访问过,A为0表示未被访问过。处理器只负责置位此标志位,只能借助程序手动将其复位。
? ? ? ? 如想读取程序段中的数据需置位此标志位。
? ? ? ? 代码段可分为一致性代码段,非一致性代码段。一个低特权级的程序(代码段)可执行或跳转至一个高特权级(或相同特权级)的一致性代码,并在执行高特权级代码段的过程中保持低特权级的CPL不变。如程序想要跳转至一个不同特权级的非一致性代码段,除非使用调用门或任务门,否则会触发#GP异常。所有的数据段都是非一致性的,意味着它们不能被低特权级的程序访问。 ? ? ? ? 2.数据段描述符 ? ? ? ? 如果段描述符的S处于置位状态,Type最高位为0,则这个段描述符的类型为数据段描述符。
? ? ? ? 为1表示向下扩展,为0表示向上扩展。通常下数据段向上扩展。
? ? ? ? 为1时进行读写访问 ? ? ? ? 为0时只能进行读访问
? ? ? ? 记录数据段是否被访问过 ? ? ? ? 3.系统段描述符 ? ? ? ? 如段描述符的S处于复位状态, 则这个段描述符的类型为系统段描述符。
? ? ? ? 本节先介绍LDT段描述符,TSS描述符,调用门描述符三种系统段描述符。 ? ? ? ? 1.LDT段描述符 ? ? ? ? LDT可在各程序或任务间起到隔离作用。操作系统使用其他方法同样可以起到程序间的隔离作用,如为每个任务创建独立的页表结构等。 ? ? ? ? 2.TSS描述符 ? ? ? ? 用于保存任务的处理器状态信息。处理器需借助TSS描述符才能对任务状态段进行访问和管理。 ? ? ? ? B标志位指示任务是否处于忙状态,一个处于忙状态的任务表明它正在运行或已经挂起。 ? ? ? ? TSS描述符只能保存在GDT内。 ? ? ? ? 任务寄存器(TR)与LDTR结构相似?,不过TR保存的是TSS段选择子及TSS描述符信息。 ? ? ? ? 试图将TSS段选择子加载到段寄存器会触发#GP异常;访问一个TI为1的TSS段选择子会触发#GP异常或TS异常。 ? ? ? ? TSS段,主要用于任务切换(或特权级切换)时,保存处理器的寄存器状态,及切换至对应的特权级栈空间,从而使得任务返回时能还原执行现场。 ? ? ? ? TSS被分为两部分:动态区域,静态区域。任务在切换过程中挂起时,处理器会将执行现场保存在动态区域内。 ? ? ? ? 上述是32位TSS结构说明图
? ? ? ? ?上述是TSS的动态区域功能说明表 ? ? ? ? 当任务在切换过程中挂起时,处理器只会读取静态区域的数据,不会更新(改变)静态区域中的数值。
? ? ? ? TSS的静态区域功能说明表 ? ? ? ? 此处的栈空间是静态的,不会因任务切换而发生改变,但SS和ESP寄存器值将会随着任务的切换而被更新。 ? ? ? ? 对于处理器级的任务切换而言,它只能在满足以下四种条件之一时才会发生。
? ? ? ? 除上述4种硬件级任务切换方法外,程序还可使用软件逻辑来实现任务切换。如采用独立页表空间切换方式(通过切换页表及JMP指令来切换任务)的Linux系统内核,它只借助TSS的静态区域为特权级提供栈空间,而任务的执行现场将通过手动方式保存于栈或PCB(进程控制结构体)中。 ? ? ? ? 3.调用门描述符 ? ? ? ? 调用门可让不同特权级间的程序实现受控切换,通常用于受特权级保护的操作系统或程序中。 ? ? ? ? 调用门的一个显著特点是借助CALL指令穿过调用门可访问更高特权级(CPL>=DPL)的代码段。如果目标代码段是非一致性的,则栈切换会发生。一致性代码不改变CS的CPL。JMP指令只能穿过相同特权级(CPL=DPL)的非一致性代码段,但CALL与JMP却都可以访问更高特权级的一致性性代码段。
? ? ? ? ?上图是调用门描述符的位功能说明表。除了上述系统描述符外,还有陷阱门,中断门,任务门等描述符较为常用。它们均可作为中断描述符表项使用。 6.4.3.保护模式的中断/异常处理机制? ? ? ? 处理器捕获中断/异常后,会强制挂起当前程序(或任务)转而执行中断/异常处理程序,因此可将中断/异常看成一种服务或函数进行处理。当处理程序执行完毕,处理器会唤醒被挂起的工程或任务,使程序不失连续性地执行,就像从没发生过中断/异常一样。 ? ? ? ? 中断可在程序执行任务时触发,可以来自一个外部硬件设备请求,也可 来自INT n指令。异常只能在检测到处理器执行故障时触发,处理器可检测的异常种类有很多。 ? ? ? ? 中断异常用向量号标识。向量号的数值范围是0~255,其中0~31号向量被Intel处理器作为异常向量号或保留使用(不要使用保留的向量号),剩余32~255号向量将作为中断向量号供用户使用。 ? ? ? ? IDT的前32项用于索引异常处理程序,其他项用于索引中断处理程序。用户可自由为外部硬件设备指派中断向量号,这也是外部硬件设备与处理器的主要通信方式。 ? ? ? ? IDT借助门描述符将中断/异常向量号与处理程序关联起来。IDT是一个门描述符数组(每个门描述符占8B),其中第一个表项是有效的,并非NULL描述符。IDT不能包含超过256个门描述符。 ? ? ? ? IDT可保存在线性地址的任务位置,但为了使处理器达到最佳缓冲性能,尽量将IDT按8B边界对齐。 ? ? ? ? 处理器借助IDTR寄存器可定位出IDT的位置,但在使用IDT前,必须用LIDT指令(SIDT指令用于保存IDTR寄存器值)将IDT的线性基地址(32位)和长度(16位)加载IDTR寄存器中,LIDT指令只能在CPL=0时执行。通常IDT创建于操作系统初始化过程。 ? ? ? ? IDT的表项是由门描述符组成,可使用陷阱门,中断门,任务门三类门描述符。这三种门描述符与上节的调用门描述符极其相似。 ? ? ? ? 1.陷阱门描述符和中断门描述符 ? ? ? ? 位图结构上,与调用门描述符相似。 ???????? |
|
嵌入式 最新文章 |
基于高精度单片机开发红外测温仪方案 |
89C51单片机与DAC0832 |
基于51单片机宠物自动投料喂食器控制系统仿 |
《痞子衡嵌入式半月刊》 第 68 期 |
多思计组实验实验七 简单模型机实验 |
CSC7720 |
启明智显分享| ESP32学习笔记参考--PWM(脉冲 |
STM32初探 |
STM32 总结 |
【STM32】CubeMX例程四---定时器中断(附工 |
|
上一篇文章 下一篇文章 查看所有文章 |
|
开发:
C++知识库
Java知识库
JavaScript
Python
PHP知识库
人工智能
区块链
大数据
移动开发
嵌入式
开发工具
数据结构与算法
开发测试
游戏开发
网络协议
系统运维
教程: HTML教程 CSS教程 JavaScript教程 Go语言教程 JQuery教程 VUE教程 VUE3教程 Bootstrap教程 SQL数据库教程 C语言教程 C++教程 Java教程 Python教程 Python3教程 C#教程 数码: 电脑 笔记本 显卡 显示器 固态硬盘 硬盘 耳机 手机 iphone vivo oppo 小米 华为 单反 装机 图拉丁 |
360图书馆 购物 三丰科技 阅读网 日历 万年历 2024年11日历 | -2024/11/25 22:59:14- |
|
网站联系: qq:121756557 email:121756557@qq.com IT数码 |