前言

ral_model是验证方法学中非常独立且重要的一个篇章。可以说在我维持不长的芯片验证生涯中对ral_model的使用达到了贼溜水平，甚至参考了各种资料组织了部门第一版uvm寄存器验证sequence。

但是呢，我从来没有涉足过寄存器的组织与ral_model的生成这部分，这个系列就是为了补齐这部分的短板，距离芯片全栈工程师更进一步啊。

当然这个系列还是基于我以往先入门再探究的习惯，先把东西跑出来看到结果确定理论是可行的，再去进行理论拓展和探究。

寄存器的层次

一般而言（我熟悉的结构而言），寄存器代码的描述和例化层次如下：

通过system（或者规模大一些的block）- block - reg - field的层次逐级拆分，完成对寄存器的描述。当然这个层次不是固定的，比如一个block里还可以有进行分层（registerFiles层），不过我们就通过最简单的结构来探究吧。

寄存器代码生成之后就可以通过如下例化在RTL中：

寄存器模型除了对应寄存器rtl，也对应着ral_model。ral_model例化于验证环境中，其他组件通过ral_model发起对rtl中寄存器的访问：

接下来的探究，都将基于以上的寄存器组织与例化结构。

ralgen

synopsys（新思科技）提供ralgen工具用于寄存器rtl与ral_model的生成。ralgen工具需要的标准输入文件格式为.ralf，因此无论寄存器是gui形式、excel形式还是xml形式组织的，只要最终能够转为ralf格式的文件，ralgen工具都可以识别。

除ralf格式外，ralgen还可以接受一种xml格式的文件输入（称之为ip-xact格式），通过xml格式对寄存器进行描述后，ralgen将之转化为ralf格式，进一步生成rtl和ral_model。

IP-XACT是一种XML格式的元数据定义（Mete-data），用于定义和描述电子组件及其设计。 IP-XACT由SPIRIT联盟，作为通过工具实现自动配置和集成的标准。该标准的目标是确保从多个组件供应商提供兼容的组件描述，以便在SoC设计的电子设计自动化（EDA）工具（设计环境）之间交换复杂的组件库，使用元数据描述可配置组件，以及启用为组件创建和配置（生成器，配置器）提供EDA供应商中立脚本。于2009年12月9日批准为IEEE 1685-2009，于2010年2月18日发布。

因此，如果没时间写脚本来将excel文件转化为ralf文件（直接写ralf文件我敬佩你是真的勇士！），那么不妨以xml格式来组织寄存器。