[开发测试]2021.7华为海思数字IC机试（回忆版）

题型：30单选（2分）+10多选（4分）

考察内容（列出关键字）

综合前、综合后仿真

Verilog编程（考了好几道，重点，熟悉常用的指令和符号优先级）

Verilog关键字

uvm sequence常用宏

测试点和测试用例

原码反码补码的表示范围

时钟域

逻辑门、逻辑运算

阻塞性赋值

异步时钟、同步时钟（频率不同是否为异步时钟）

Isolation cell

冯诺依曼结构和哈佛结构

亚稳态

动态功耗三部分

模块例化

数据选择器

半导体导带中发现电子的几率为零，则

Timescale A/B A和B代表什么

Latch电路

哪些对芯片DFT产生不利影响

影响CMOS电路功耗主要因素

Hold time violation和setup time violation解决

FPGA和ASIC芯片设计差异

哪些因素影响芯片静态功耗

异步逻辑、同步逻辑、格雷码

IC设计中，复位设计面临的问题：STA检查、去毛刺、时钟依赖程度、时钟域同步

逻辑复位电路

感想：代码题全是Verilog，数电是大头；Hr告诉我后面还有两轮技术面+部长面，技术面基本给过，但是我想说貌似投错岗位了......