[网络协议]FPGA 学习笔记：Vivado 2019.1 添加 IP MicroBlaze

前言

• 当前 FPGA 无所不能，能添加 MCU的核，也就是可以嵌入一个单片机的内核，当个单片机使用，这里添加 MicroBlaze，这个是RISC的核，还没有开始熟悉，估计与 ARM 或者 RISC-V 这种级别的内核架构差不多吧

• 开发板：【正点原子】达芬奇Pro FPGA开发板，FPGA芯片的型号是：Xilinx 的 xc7a35tfgg484-2

• IDE : Xilinx 的 Vivado 2019.1

添加【MicroBlaze】

• MicroBlaze IP 的添加，我照着 Xilinx 官方的视频操作，这里做个学习笔记，就是想了解下这个嵌入到FPGA中的MCU内核，如何开发与使用

• 创建 Vivado 空工程后，点击 【IP INTEGRATOR】下的【Create Block Design】，也就是说， MicroBlaze 作为一个 IP核的方式加入工程

• 在【Diagram】窗口，点击右键 【Add IP…】，或者点击窗口工具栏的【+】，添加 IP 核

• Xilinx 的 IP 核很多，可以输入 MicroBlaze ，筛选出 【MicroBlaze】，选择后鼠标双击

• 添加 MicroBlaze IP 核后的界面，还需要添加其他的【外设】，如复位 引脚 串口之类的

• 点击 上面的 【Run Block Automation】

• 这里 可以简单修改一下内核的配置，如 RAM大小，之类

• 【Run Block Automation】后，发现增加了一些东西

添加 GPIO 外设

• 单片机得有个引脚控制，gpio 也是个 IP 核，添加方法与 添加 【MicroBlaze】方法一样，选择 【AXI GPIO】

• 添加 【AXI GPIO】后的效果，默认没有与 【MicroBlaze】连接

添加 UART 串口 IP核用于串口打印输出

• 添加方法与添加 GPIO 一样，这里添加【AXI Uartlite】

• 添加 【AXI Uartlite】 IP 核后的样子，依旧是独立的，没有与 【MicroBlaze】连接
  

• 双击添加的【AXI Uartlite】实例，可以查看uart 串口的默认属性
  

小结

• 本篇研究如何添加【MicroBlaze】、【AXI GPIO】、【AXI Uartlite】FPGA IP核的方法

• 后面继续研究如何把以上几个 IP 核，连起来，组成一个 嵌入式的 MCU

• 继续了解 【MicroBlaze】的开发与使用方法